| 講演名 | 2014-09-18 65nmCMOSプロセスを用いた耐故障FPGAの試作と評価 尼崎 太樹, 梶原 拓也, 藤澤 賢太郎, 趙 謙, 飯田 全広, 久我 守弘, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々はSoC(System on a Chip)に搭載されるFPGA-IP(Field Programmable Gate Array Intellectual Property)コアに焦点をあてたFT-FPGA(Fault Tolerant FPGA)アーキテクチャの研究を行っている.信頼性が要求されるシステムではTMR(Tripple Module Redundancy)のように対象モジュールの多重化が使われることが多い.しかし,SoCに搭載されるFPGA-IPコアを対象とした場合,面積制約が非常に大きいため単純な冗長化は困難であることが多い.我々の提案するFT-FPGAは決まったタイル数毎にスペアタイルを備え,故障が起きた際に回路を退避させることで信頼性を上げている.また,FT-FPGAはソフトIPコアとして提供されるため,通常のASIC(Application Specific Integrate Circuit)設計ツールを用いてSoCに搭載可能である.本論文ではFT-FPGAアーキテクチャの探索を行い,TSMC 65nmCMOSスタンダードセルライプラリを用いてチップ試作を行った. |
| 抄録(英) | We have studied FT-FPGA(Fault-Tolerant Field Programmable Gate Array) architectures and their design framework for IP(Intellectual Property) cores in SoC(System on Chip). Unlike discrete FPGAs, in which the integration scale can be made relatively large, programmable IP cores must correspond to arrays of various sizes. The key features of our architectures are a regular tile structure, spare modules and bypass wires for fault avoidance, and a configuration mechanism for single-cycle reconfiguration. Traditional ASIC(Application Specific Integrate Circuit) tools can also treat FT-FPGA directly in design phase. In this paper, we explore FT-FPGA architecture using two benchmark circuits, and we fabricate prototype chip with TSMC 65nm CMOS standard cell library. |
| キーワード(和) | FT-FPGA / IPコア / 試作 |
| キーワード(英) | FT-FPGA / IP core / Prototype chip |
| 資料番号 | RECONF2014-18 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2014/9/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 65nmCMOSプロセスを用いた耐故障FPGAの試作と評価 |
| サブタイトル（和） | |
| タイトル（英） | Prototype of fault tolerant FPGA using 65nm CMOS process |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FT-FPGA / FT-FPGA |
| キーワード(2)（和/英） | IPコア / IP core |
| キーワード(3)（和/英） | 試作 / Prototype chip |
| 第 1 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 梶原 拓也 / Takuya KAJIWARA |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 藤澤 賢太郎 / Kentaro FUJISAWA |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 趙 謙 / Qian ZHAO |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 6 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 6 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 7 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 7 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 発表年月日 | 2014-09-18 |
| 資料番号 | RECONF2014-18 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 223 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |