| 講演名 | 2014-07-11 RISCプロセッサの内部レジスタの不揮発化に向けた書き込み削減手法(システムと信号処理及び一般) 後藤 智哉, 柳澤 政生, 木村 晋二, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年MTJ (Magnetic Tunnel Junction)に基づく次世代不揮発メモリの研究開発が進み,プロセッサ内部での使用が可能な耐用回数,速度を持つメモリ素子が登場している.これらのメモリ素子をプロセッサ全体に適用することで,電源の遮断に耐性を持つプロセッサを実現できる.しかし,不揮発メモリは書き込みに大きなエネルギーを必要とするので,書き込みの削減が重要である.本研究では, RISCプロセッサの不揮発化において,レジスタの種類に応じた書き込み削減手法を提案する.具体的には,レジスタファイルに対しては書き込み検出フラグと符号拡張判定を用いた手法を,プログラムカウンタに対しては値比較と桁上げ検出を利用した書き込み削減手法を提案する. MIPS32プロセッサのレジスタに対して提案手法を実装し,評価を行ったところ,レジスタファイルで93.1-93.8%,プログラムカウンタで54.5-56.8%の電力削減効果を確認した. |
| 抄録(英) | Recently next-generation non-volatile memories based on MTJ (Magnetic Tunnel Junction) have been paid attention because of their enough endurance and fast access speed. The access speed is comparable with that of CMOS memory devices but their writing energy is far larger than the energy of CMOS memory devices. So the reduction of writing operations is very important. In this study, we propose write-reduction methods depending on the types of internal registers for RISC processors. By considering the types, the control circuit can be reduced. For the register file, write operations are reduced by using "write aware flags" and "sign extension flags". For the program counter, write operations are reduced by using "XOR-based comparison" and "carry detection". The proposed method is applied to the MIPS32 processor and the write activity has been evaluated using a simulator. The write activity can be reduced about 93.1-93.8% on register files and about 54.5-56.8% on the program counter. |
| キーワード(和) | 次世代不揮発メモリ / MRAM (Magnetoresistive RAM) / レジスタファイル不揮発化 / プログラムカウンタ不揮発化 / XORベースクロックゲーティング制御 |
| キーワード(英) | Next-generation non-volatile memory / MRAM (Magnetoresistive RAM) / non-volatile register file / non-volatile program counter / XOR-based clock gating control |
| 資料番号 | CAS2014-40,VLD2014-49,SIP2014-61,MSS2014-40,SIS2014-40 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2014/7/2(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | RISCプロセッサの内部レジスタの不揮発化に向けた書き込み削減手法(システムと信号処理及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Write Reduction of Internal Registers for Non-volatile RISC Processors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 次世代不揮発メモリ / Next-generation non-volatile memory |
| キーワード(2)（和/英） | MRAM (Magnetoresistive RAM) / MRAM (Magnetoresistive RAM) |
| キーワード(3)（和/英） | レジスタファイル不揮発化 / non-volatile register file |
| キーワード(4)（和/英） | プログラムカウンタ不揮発化 / non-volatile program counter |
| キーワード(5)（和/英） | XORベースクロックゲーティング制御 / XOR-based clock gating control |
| 第 1 著者 氏名（和/英） | 後藤 智哉 / Tomoya GOTO |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科電子光システム学専攻 Graduate School of Electronic and Photonic Systems, Waseda University |
| 第 2 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科電子光システム学専攻 Graduate School of Electronic and Photonic Systems, Waseda University |
| 第 3 著者 氏名（和/英） | 木村 晋二 / Shinji KIMURA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
| 発表年月日 | 2014-07-11 |
| 資料番号 | CAS2014-40,VLD2014-49,SIP2014-61,MSS2014-40,SIS2014-40 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 123 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |