講演名 2014-08-05
待機時のデータ保持と待機時消費電力の低減を両立した1電源6-Tr CMOS SRAMの開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
伊藤 隆祐, 小林 伸彰, 榎本 忠儀,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 低電圧データ書き込み・データ読み出しを可能とし、待機時のデータ保持と低消費電力化を両立した1電源6-Tr CMOS SRAMを開発した。本SRAM実現のため、メモリセルへの供給電圧を書き込み時とデータ保持時に降圧し、読み出し時に昇圧する電圧レベル変換(Self-controllable Voltage Level; SVL)回路、ワード線への供給電圧を書き込み時に昇圧し、読み出し時に降圧するSVL回路を開発し、2-kbit、90-nm CMOS SRAMに適用した。電源電圧が1Vの時、本SRAMの待機時消費電力は0.984μWで、従来形SRAMの待機時消費電力(10.28μW)の9.57%であった。改良形SRAMの保持マージンは0.1839V、従来形SRAMの保持マージンは0.343Vであった。なお、SVL回路の面積オーバーヘッドは従来形SRAMの1.383%である。
抄録(英) We developed and applied a new circuit, called the "Self-controllable Voltage Level (SVL)" circuit, not only to expand both "write" and "read" stabilities, but also to achieve a low standby power dissipation (P_) and a high static-noise margin in a single power supply, 90-nm, 2-kbit, six-transistor CMOS SRAM. The SVL circuit can adaptively lower and higher a word-line voltage for "read" and "write" operations, respectively. It can also adaptively lower and higher a memory cell supply voltage for "write" and "hold" operations, and the "read" operation, respectively. The P_ of the developed SRAM is only 0.984μW, namely, 9.57% of that (10.28μW) of the conventional SRAM at a supply voltage (V_
) of 1.0V. A staticnoise margin of the developed SRAM is 0.1839 V and that of the conventional SRAM is 0.343 V at V_
of 1.0 V. A Si area overhead of the SVL circuit is only 1.383 % of the conventional SRAM.
キーワード(和) CMOS / SRAM / 保持マージン / 待機時消費電力 / リーク電流 / 電圧レベル変換回路 / 面積オーバーヘッド
キーワード(英) CMOS / SRAM / static-noise margin / Self-controllable Voltage Level (SVL) circuit / standby power dissipation / leakage current / area overhead
資料番号 SDM2014-73,ICD2014-42
発行日

研究会情報
研究会 ICD
開催期間 2014/7/28(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 待機時のデータ保持と待機時消費電力の低減を両立した1電源6-Tr CMOS SRAMの開発(低電圧/低消費電力技術,新デバイス・回路とその応用)
サブタイトル(和)
タイトル(英) Development of a Low Standby Power Six-Transistor CMOS SRAM Employing a Single Power Supply
サブタイトル(和)
キーワード(1)(和/英) CMOS / CMOS
キーワード(2)(和/英) SRAM / SRAM
キーワード(3)(和/英) 保持マージン / static-noise margin
キーワード(4)(和/英) 待機時消費電力 / Self-controllable Voltage Level (SVL) circuit
キーワード(5)(和/英) リーク電流 / standby power dissipation
キーワード(6)(和/英) 電圧レベル変換回路 / leakage current
キーワード(7)(和/英) 面積オーバーヘッド / area overhead
第 1 著者 氏名(和/英) 伊藤 隆祐 / Ryusuke Ito
第 1 著者 所属(和/英) 中央大学大学院理工学研究科情報工学専攻
Graduate School of Science and Engineering, Chuo University
第 2 著者 氏名(和/英) 小林 伸彰 / Nobuaki Kobayashi
第 2 著者 所属(和/英) 中央大学大学院理工学研究科情報工学専攻
Graduate School of Science and Engineering, Chuo University
第 3 著者 氏名(和/英) 榎本 忠儀 / Tadayoshi Enomoto
第 3 著者 所属(和/英) 中央大学大学院理工学研究科情報工学専攻
Graduate School of Science and Engineering, Chuo University
発表年月日 2014-08-05
資料番号 SDM2014-73,ICD2014-42
巻番号(vol) vol.114
号番号(no) 175
ページ範囲 pp.-
ページ数 6
発行日