講演名 2014-08-05
時間計測アプリケーションに向けた超低電力弛張発振回路(低電圧/低消費電力技術,新デバイス・回路とその応用)
椿 啓志, 廣瀬 哲也, 尾崎 年洋, 黒木 修隆, 沼 昌宏,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿では,時間計測アプリケーションに向けた超低電力弛張発振回路を提案する.一般に,弛張発振回路はコンパレータのオフセット電圧と遅延時間の影響で発振周波数が変動する.特に,遅延時間の影響は低電力化目的で動作電流を削減すると顕著に現れる.我々は,このようなコンパレータのオフセット電圧と遅延時間の影響を補正する弛張発振回路を先に提案した.この従来回路は,コンパレータのオフセット電圧と遅延時間を考慮した補正電圧を生成し,さらにその補正電圧を用いてクロック信号を生成する.しかし,その発振周波数は6.66kHzと低く,マイクロコントローラ用途には不適である.つまり,電力増加なしに32kHz程度まで発振周波数を向上させる必要がある.この実現には,参照電圧を低減する手法が考えられるが,補正手法の制約により,参照電圧を電源電圧の2分の1以下にできない課題がある.我々は,従来回路の基準電圧が「電源電圧の2分の1以下に制限」される課題を解決し,電力増加なしに発振周波数を向上させた弛張発振回路を新たに提案する.試作チップによる測定評価の結果,発振周波数32.55kHz,消費電力472nW,電源電圧依存性1.1%/V,温度依存性120ppm/℃を実現した.
抄録(英) This paper proposes an ultra-low power fully on-chip CMOS relaxation oscillator (ROSC) for a realtime clock application. The proposed ROSC employs a compensation circuit of comparator's non-idealities caused by offset voltage and delay time. The ROSC can generate a stable and 32-kHz oscillation clock frequency without increasing power dissipation by using a low reference voltage and employing a novel compensation architecture for comparators. Measurement results in a 0.18-μm CMOS process demonstrated that the circuit can generate a stable clock frequency of 32.55 kHz with low power dissipation of 472 nW at 1.8-V power supply. Measured line regulation and temperature coefficient were 1.1%/V and 120ppm/℃, respectively.
キーワード(和) 弛張発振回路 / 時間計測 / 発振回路 / コンパレータ / PVTばらつき / 低電力
キーワード(英) ROSC / RTC / oscillator / comparator / PVT variation / low-power
資料番号 SDM2014-80,ICD2014-49
発行日

研究会情報
研究会 SDM
開催期間 2014/7/28(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 JPN
タイトル(和) 時間計測アプリケーションに向けた超低電力弛張発振回路(低電圧/低消費電力技術,新デバイス・回路とその応用)
サブタイトル(和)
タイトル(英) CMOS Relaxation Oscillator for a Real-Time Clock Application
サブタイトル(和)
キーワード(1)(和/英) 弛張発振回路 / ROSC
キーワード(2)(和/英) 時間計測 / RTC
キーワード(3)(和/英) 発振回路 / oscillator
キーワード(4)(和/英) コンパレータ / comparator
キーワード(5)(和/英) PVTばらつき / PVT variation
キーワード(6)(和/英) 低電力 / low-power
第 1 著者 氏名(和/英) 椿 啓志 / Keishi TSUBAKI
第 1 著者 所属(和/英) 神戸大学大学院工学研究科
Graduate School of Engineering, Kobe University
第 2 著者 氏名(和/英) 廣瀬 哲也 / Tetsuya HIROSE
第 2 著者 所属(和/英) 神戸大学大学院工学研究科
Graduate School of Engineering, Kobe University
第 3 著者 氏名(和/英) 尾崎 年洋 / Toshihiro OZAKI
第 3 著者 所属(和/英) 神戸大学大学院工学研究科
Graduate School of Engineering, Kobe University
第 4 著者 氏名(和/英) 黒木 修隆 / Nobutaka KUROKI
第 4 著者 所属(和/英) 神戸大学大学院工学研究科
Graduate School of Engineering, Kobe University
第 5 著者 氏名(和/英) 沼 昌宏 / Masahiro NUMA
第 5 著者 所属(和/英) 神戸大学大学院工学研究科
Graduate School of Engineering, Kobe University
発表年月日 2014-08-05
資料番号 SDM2014-80,ICD2014-49
巻番号(vol) vol.114
号番号(no) 174
ページ範囲 pp.-
ページ数 6
発行日