| 講演名 | 2014-08-04 180nm結晶性酸化物半導体トランジスタを用いた1.5-clock backup/2.5-clock restoreとゼロ・スタンバイ・パワーを実現する32bit CPU(低電圧/低消費電力技術,新デバイス・回路とその応用) 小山 潤, 磯部 敦生, 田村 輝, 加藤 清, 王丸 拓郎, 上杉 航, 石津 貴彦, 大嶋 和晃, 鈴木 康太, 筒井 直昭, 熱海 知昭, 塩野入 豊, 前橋 幸男, 藤田 昌宏, 山崎 舜平, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 極低オフ電流である結晶性酸化物半導体、特にC軸配向結晶性In-Ga-Zn酸化物半導体(CAAC-IGZO)を用いたトランジスタによるゼロ・スタンバイ・パワーでの長時間保持とSiトランジスタによる高速データ退避とを両立するフリップ・フロップを新規に提案する。このフリップ・プロップを用いて350nm Si CMOS/180nm CAAC-IGZOハイブリッドテクノロジにて32ビットプロセッサを試作し、1.5clocks(100ns@15MHz)かつ1.77nJの低電力でデータバックアップと電源遮断、2.5clocks(167ns@15MHz)でのデータ復帰、ゼロ・スタンバイ・パワーで少なくとも1日のデータ保持を実動作で確認した。提案するフリップ・プロップを用いて45nm Si CMOS/180nm CAAC-IGZOハイブリッドテクノロジでのシミュレーション結果から、同様に1.5clockでのデータ退避、2.5clocksでのデータ復帰、長時間保持が可能である。 |
| 抄録(英) | A flip-flop achieving high-speed backup utilizing a Si transistor and long-term retention with zero standby power by means of a transistor of a crystalline oxide semiconductor, especially a c-axis aligned crystalline In-Ga-Zn oxide semiconductor, featuring extremely low off-state current is proposed. Using the flip-flop, a 32-bit processor has been fabricated with 350-nm Si CMOS/180-nm CAAC oxide semiconductor hybrid technology, and demonstrated data backup and power shutdown in 1.5 clock cycles (100 ns at 15 MHz) at a low power of 1.77 nJ, data recovery in 2.5 clock cycles (167 ns at 15 MHz), and data retention with zero standby power for at least a day. According to simulation results, data backup and power shutdown in 1.5 clock cycles, data recovery in 2.5 clock cycles, and long-term retention can also be achieved with 45-nm Si CMOS/180-nm CAAC oxide semiconductor hybrid technology as in a fabricated test chip. |
| キーワード(和) | 結晶性酸化物半導体 / CAAC-IGZO / Power gating / Zero standby power / Two-step backup flip-flop |
| キーワード(英) | Crystalline Oxide Semiconductor / CAAC-IGZO / Power gating / Zero standby power / Two-step backup flip-flop |
| 資料番号 | SDM2014-70,ICD2014-39 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2014/7/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 180nm結晶性酸化物半導体トランジスタを用いた1.5-clock backup/2.5-clock restoreとゼロ・スタンバイ・パワーを実現する32bit CPU(低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | A 32-bit CPU with Zero Standby Power and 1.5-clock Backup/2.5-clock Restore Achieved by Utilizing a 180-nm Crystalline Oxide Semiconductor Transistor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 結晶性酸化物半導体 / Crystalline Oxide Semiconductor |
| キーワード(2)（和/英） | CAAC-IGZO / CAAC-IGZO |
| キーワード(3)（和/英） | Power gating / Power gating |
| キーワード(4)（和/英） | Zero standby power / Zero standby power |
| キーワード(5)（和/英） | Two-step backup flip-flop / Two-step backup flip-flop |
| 第 1 著者 氏名（和/英） | 小山 潤 / Jun KOYAMA |
| 第 1 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 第 2 著者 氏名（和/英） | 磯部 敦生 / Atsuo ISOBE |
| 第 2 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 第 3 著者 氏名（和/英） | 田村 輝 / Hikaru TAMURA |
| 第 3 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 第 4 著者 氏名（和/英） | 加藤 清 / Kiyoshi KATO |
| 第 4 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 第 5 著者 氏名（和/英） | 王丸 拓郎 / Takuro OHMARU |
| 第 5 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 第 6 著者 氏名（和/英） | 上杉 航 / Wataru UESUGI |
| 第 6 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 第 7 著者 氏名（和/英） | 石津 貴彦 / Takahiko ISHIZU |
| 第 7 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 第 8 著者 氏名（和/英） | 大嶋 和晃 / Kazuaki OHSHIMA |
| 第 8 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 第 9 著者 氏名（和/英） | 鈴木 康太 / Yasutaka SUZUKI |
| 第 9 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 第 10 著者 氏名（和/英） | 筒井 直昭 / Naoaki TSUTSUI |
| 第 10 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 第 11 著者 氏名（和/英） | 熱海 知昭 / Tomoaki ATSUMI |
| 第 11 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 第 12 著者 氏名（和/英） | 塩野入 豊 / Yutaka SHIONOIRI |
| 第 12 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 第 13 著者 氏名（和/英） | 前橋 幸男 / Yukio MAEHASHI |
| 第 13 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 第 14 著者 氏名（和/英） | 藤田 昌宏 / Masahiro FUJITA |
| 第 14 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター VLSI Design and Education Center(VDEC), The University of Tokyo |
| 第 15 著者 氏名（和/英） | 山崎 舜平 / Shunpei YAMAZAKI |
| 第 15 著者 所属（和/英） | 半導体エネルギー研究所 Semiconductor Energy Laboratory Co., Ltd. |
| 発表年月日 | 2014-08-04 |
| 資料番号 | SDM2014-70,ICD2014-39 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 174 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |