| 講演名 | 2014-08-04 積層前TSVテスト回路及び1GHzフルデジタルノイズモニタを用いた12.8GB/s Wide IO DRAMコントローラのテスト容易化(低電圧/低消費電力技術,新デバイス・回路とその応用) 野村 隆夫, 森 涼, 高柳 浩二, 落合 俊彦, 福岡 一樹, 木田 剛, 新居 浩二, 森田 貞行, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は、シリコン貫通ビア(TSV)技術を用いたWide IO DRAMコントローラチップを開発した。ファインピッチに配列されたTSVの間に配置された小型IOの内部に専用テスト回路を設けることで、チップ積層前にTSV接続不良を排除可能とした。また、512ビットのDQによる同時スイッチングノイズによるVminの悪化を改善するために、フルデジタルノイズモニタを用いたパッケージ-ボードのインピーダンス最適化の手法を提案する。本開発で我々は12.8GB/sでの動作と、LPDDR3と比較して89%の電力削減を達成した。 |
| 抄録(英) | We developed a Wide IO DRAM controller chip with Through Silicon Via (TSV) technology. Test circuitry is embedded in the micro-IOs placed between the fine pitch TSVs which can reject TSV connectivity failures prior to stacking process. In order to reduce Vmin degradation induced by 512 DQs simultaneously switching noise, we introduce a package-board impedance optimization method utilizing a full digital noise monitor. We achieved 12.8 GB/s operation, while IO power was reduced by 89% compared to LPDDR3. |
| キーワード(和) | TSV / Wide IO DRAM / 積層前TSVテスト / フルデジタルノイズモニタ / 同時スイッチングノイズ / インピーダンス最適化 |
| キーワード(英) | TSV / Wide IO DRAM / pre-bonding test / fully digital noise monitor / simultaneous switching noise / impedance optimization |
| 資料番号 | SDM2014-65,ICD2014-34 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2014/7/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 積層前TSVテスト回路及び1GHzフルデジタルノイズモニタを用いた12.8GB/s Wide IO DRAMコントローラのテスト容易化(低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | Testability Improvement for 12.8 GB/s Wide IO DRAM Controller by Small Area Pre-bonding TSV Tests and a 1GHz Sampled Fully Digital Noise Monitor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | TSV / TSV |
| キーワード(2)（和/英） | Wide IO DRAM / Wide IO DRAM |
| キーワード(3)（和/英） | 積層前TSVテスト / pre-bonding test |
| キーワード(4)（和/英） | フルデジタルノイズモニタ / fully digital noise monitor |
| キーワード(5)（和/英） | 同時スイッチングノイズ / simultaneous switching noise |
| キーワード(6)（和/英） | インピーダンス最適化 / impedance optimization |
| 第 1 著者 氏名（和/英） | 野村 隆夫 / Takao Nomura |
| 第 1 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 2 著者 氏名（和/英） | 森 涼 / Ryo Mori |
| 第 2 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 3 著者 氏名（和/英） | 高柳 浩二 / Koji Takayanagi |
| 第 3 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 4 著者 氏名（和/英） | 落合 俊彦 / Toshihiko Ochiai |
| 第 4 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 5 著者 氏名（和/英） | 福岡 一樹 / Kazuki Fukuoka |
| 第 5 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 6 著者 氏名（和/英） | 木田 剛 / Tsuyoshi Kida |
| 第 6 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 7 著者 氏名（和/英） | 新居 浩二 / Koji Nii |
| 第 7 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 8 著者 氏名（和/英） | 森田 貞行 / Sadayuki Morita |
| 第 8 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 発表年月日 | 2014-08-04 |
| 資料番号 | SDM2014-65,ICD2014-34 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 174 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |