| 講演名 | 2014-08-04 2GHz CPUと低電力1GHz CPUを有する28nm High-k/MGプロセスを用いたヘテロジーニアス型マルチコアモバイルアプリケーションプロセッサ(低電圧/低消費電力技術,新デバイス・回路とその応用) 五十嵐 満彦, 植村 俊文, 森 涼, 岸部 浩司, 谷口 正明, 若原 康平, 齋藤 俊治, 藤ヶ谷 誠希, 福岡 一樹, 新居 浩二, 片岡 健, 服部 俊洋, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本誌は我々のヘテロジーニアスクアッド/オクタ-コア構成のモバイルアプリケーションプロセッサ(AP)に搭載したパワーマネージメント技術と低電力技術を提案する。このAPは高性能2GHzコアと電力効率の良い1GHzコアを搭載しており、オクタコア構成時のピーク性能は35,600DMIPSになる。デザインハイライトは以下の通りである。1)高性能CPUへの専用PLLとH-treeクロックの適用により2GHz動作と動作電力削減を両立した。2)28mm High-k/MGプロセスの低リークsRAMセルを使用し、SRAMモジュールの周辺回路をマルチスレッショルド電圧(Vth)やマルチゲート長(Lg)のトランジスタを駆使して最適化しL1キャッシュのリーク電流を24%削減した。3)プロセスや電圧ばらつきをオンチッププロセスセンサーやチップ内電源のセンスとその補正により低減した。動作電力とリーク電力をそれぞれ20%と29%削減し、さらに最小動作電圧(Vmin)を40mV削減した。4)オンチップ遅延測定センサーを用いた改良版クロック制御機構を用いて悲観的な動的電圧ドロップ(AC-Vdrop)を抑制した。5)ヘテロジーニアスCPUアーキテクチャにより温度制限による動作制限期間中でも高い平均性能を保つ。 |
| 抄録(英) | This paper presents power management and low power techniques of our heterogeneous quad/octa-core mobile application processor (AP). This AP has a combination of high-performance 2 GHz cores and energy-efficient 1 GHz cores. The maximum performance in the octa-core configuration is 35,600 DMIPS. The key design highlights are: 1) Using a dedicated PLL and H-tree clock in the high-performance CPU achieves both 2GHz operation and reduced dynamic power. 2) A low-leakage SRAM in a 28nm High-k/MG process is used and the leakage current of the peripheral circuits of the SRAM macro is optimized via multiple threshold voltages (Vt) and gate lengths (Lg), result in 24% leakage reduction of L1 cache. 3) The effects of process and voltage variations are accurately corrected by an on-chip process sensor and direct sensing of the voltage in the power mesh of the chip. 20% dynamic power reduction, 29% leakage power reduction and 40mV improvement of minimum operation voltage are achieved. 4) An enhanced CPU clock control mechanism is employed, which uses an on-chip delay sensor to reduce AC IR drop. 5) The heterogeneous CPU architecture maintains high performance even during thermal throttling. |
| キーワード(和) | 28nm / ヘテロジーニアスCPUアーキテクチャ / H-treeクロック / マルチVth / マルチLg / 適応型電圧制御(AVS) / 動的周波数制御(DFS) / 温度制御技術 |
| キーワード(英) | 28nm / Heterogeneous CPU architecture / H-tree clock structure / Multi-Vt / Multi-Lg / Adaptive voltage scaling(AVS) / Dynamic Frequency Scaling(DFS) / Thermal control technique |
| 資料番号 | SDM2014-64,ICD2014-33 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2014/7/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 2GHz CPUと低電力1GHz CPUを有する28nm High-k/MGプロセスを用いたヘテロジーニアス型マルチコアモバイルアプリケーションプロセッサ(低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | A 28nm High-k/MG Heterogeneous Multi-Core Mobile Application Processor with 2GHz Cores and Low-Power 1GHz Cores |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 28nm / 28nm |
| キーワード(2)（和/英） | ヘテロジーニアスCPUアーキテクチャ / Heterogeneous CPU architecture |
| キーワード(3)（和/英） | H-treeクロック / H-tree clock structure |
| キーワード(4)（和/英） | マルチVth / Multi-Vt |
| キーワード(5)（和/英） | マルチLg / Multi-Lg |
| キーワード(6)（和/英） | 適応型電圧制御(AVS) / Adaptive voltage scaling(AVS) |
| キーワード(7)（和/英） | 動的周波数制御(DFS) / Dynamic Frequency Scaling(DFS) |
| キーワード(8)（和/英） | 温度制御技術 / Thermal control technique |
| 第 1 著者 氏名（和/英） | 五十嵐 満彦 / Mitsuhiko Igarashi |
| 第 1 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 2 著者 氏名（和/英） | 植村 俊文 / Toshifumi Uemura |
| 第 2 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 3 著者 氏名（和/英） | 森 涼 / Ryo Mori |
| 第 3 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 4 著者 氏名（和/英） | 岸部 浩司 / Hiroshi Kishibe |
| 第 4 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 5 著者 氏名（和/英） | 谷口 正明 / Masaaki Taniguchi |
| 第 5 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 6 著者 氏名（和/英） | 若原 康平 / Kohei Wakahara |
| 第 6 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 7 著者 氏名（和/英） | 齋藤 俊治 / Toshiharu Saito |
| 第 7 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 8 著者 氏名（和/英） | 藤ヶ谷 誠希 / Masaki Fujigaya |
| 第 8 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 9 著者 氏名（和/英） | 福岡 一樹 / Kazuki Fukuoka |
| 第 9 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 10 著者 氏名（和/英） | 新居 浩二 / Koji Nii |
| 第 10 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 11 著者 氏名（和/英） | 片岡 健 / Takeshi Kataoka |
| 第 11 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 第 12 著者 氏名（和/英） | 服部 俊洋 / Toshihiro Hattori |
| 第 12 著者 所属（和/英） | ルネサスエレクトロニクス株式会社 Renesas Electronics Corporation |
| 発表年月日 | 2014-08-04 |
| 資料番号 | SDM2014-64,ICD2014-33 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 174 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |