| 講演名 | 2014-07-29 PEACH3の基本転送性能の予備評価(GPU,並列/分散/協調とディペンダブルコンピューティング及び一般) 天野 英晴, 久原 拓也, 塙 敏博, 児玉 祐悦, 朴 泰祐, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Tightly Coupled Accelerators (TCA)アーキテクチャは、異なったノードに接続されたアクセラレータを、直接データ交換をすることのできる低遅延、高バンド幅のネットワークで接続する。PEACH (PCI Express Adaptive Communication Hub)は、PCIeを直接用いてノード間を接続することのできるスイッチである。現在のPEACH2は、Altera社のStratix IV GXを用いており、PCle Gen2 x8ポートを4つ用いてネットワークを構築する。本稿では、このPEACH2のPCI Gen2ポートをPCI Gen3にグレードアップし、内部バスを128bitから256bitに拡張した構成を持つPEACH3の実装および予備評価について述べる。Altera社Stratix Vを利用することで、4つのPCI Gen3 x8ポートを持ち、250MHzで動作するPEACH3ボードを実装した。このボードはPC2台による対面転送試験に成功し、2台のPCのメモリ同士の転送をPEACH3ボード2枚を経由して行った場合について最大転送バンド幅は6.9GB/secを達成した。各種転送パターンで、同じバンド幅の最大値が測定されたことで、ポートおよび内部ロジックに特定のボトルネックが存在しないことがわかった。 |
| 抄録(英) | Tightly Coupled Accelerators (TCA) architecture is consisting of heterogeneous nodes connected with a low-latency high-bandwidth network which allows accelerators to communicate directly. PEACH(PCI Express Adaptive Communication Hub) is a switch which connects multiple nodes with PCIe to build a ring based network in which PCIe packets are directly forwarded. PEACH2, the current version of PEACH uses Altera's FPGA Stratix IV GX and provides four PCIe Gen2 x 8 ports to form a stand-alone network. PEACH3, an advanced version of PEACH2, is developed and its preliminary evaluation result is shown. PCIe Gen2 is changed into Gen3 and the internal bus is extended from 128bits to 256bits. PEACH3 is implemented with Altera's Stratix V FPGA which works at 250MHz clock, and provides four PCIe Gen3 x 8 ports. The stable communication between two nodes through two PCIe Gen3 connected PEACH3 boards was successfully done, and the communication bandwidth between two nodes was up to 6.9GB/sec, about 87% of maximum performance of PCI Gen3 specification. |
| キーワード(和) | ヘテロジーニアスクラスタ / アクセラレータ / PCIe Gen3 |
| キーワード(英) | Heterogeneous Cluster / Accelerators / PCIe Gen3 |
| 資料番号 | CPSY2014-26 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2014/7/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | PEACH3の基本転送性能の予備評価(GPU,並列/分散/協調とディペンダブルコンピューティング及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A preminarily evaluation on primitive data transfer performance of PEACH3 |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ヘテロジーニアスクラスタ / Heterogeneous Cluster |
| キーワード(2)（和/英） | アクセラレータ / Accelerators |
| キーワード(3)（和/英） | PCIe Gen3 / PCIe Gen3 |
| 第 1 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 1 著者 所属（和/英） | 慶應義塾大学理工学部 Dept. of Information and Computer Science, Keio University |
| 第 2 著者 氏名（和/英） | 久原 拓也 / Takuya KUHARA |
| 第 2 著者 所属（和/英） | 慶應義塾大学理工学部 Dept. of Information and Computer Science, Keio University |
| 第 3 著者 氏名（和/英） | 塙 敏博 / Toshihiro HANAWA |
| 第 3 著者 所属（和/英） | 東京大学情報基盤センター Information Technology Center, The University of Tokyo |
| 第 4 著者 氏名（和/英） | 児玉 祐悦 / Yuetsu KODAMA |
| 第 4 著者 所属（和/英） | 筑波大学システム情報工学研究科 Faculty of Engineering, Information and Systems, University of Tsukuba |
| 第 5 著者 氏名（和/英） | 朴 泰祐 / Taisuke BOKU |
| 第 5 著者 所属（和/英） | 筑波大学システム情報工学研究科 Faculty of Engineering, Information and Systems, University of Tsukuba |
| 発表年月日 | 2014-07-29 |
| 資料番号 | CPSY2014-26 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 155 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |