| 講演名 | 2014-07-29 大規模FPGAをターゲットとするメニーコアプロセッサの設計と性能評価(FPGA設計検証,並列/分散/協調とディペンダブルコンピューティング及び一般) 森 悠, 吉瀬 謙二, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | プロセッサのシングルスレッド性能向上の限界や半導体の集積技術向上を受けて,1つのチップに多数のプロセッサコアを搭載するメニーコアプロセッサが主流となりつつある.これまでに様々なメニーコアプロセッサが開発されてきたが,大規模FPGA上で動作させることのできるシンプルなメニーコアプロセッサはまだ多くない.このような背景のもと,大規模FPGAをターゲットとし,ハードウェア記述言語(HDL)によるシンプルなメニーコアプロセッサの設計と実装を行った.このメニーコアプロセッサをXilinx Virtex-7に実装し,ハードウェア量の評価を行った.また複数の並列アプリケーションプログラムを用いて設計したメニーコアプロセッサが正しく動作することを検証した. |
| 抄録(英) | Due to the limitations of the single-threaded performance and the improvement of semiconductor technology, manycore processors which have a large number of processor cores on a single chip are becoming mainstream. Although various manycore processors have been developed to date, there are still a few simple manycore processors capable to run on a large FPGA. Considering the background, we designed and implemented a simple manycore processor in hardware description language targetting a large FPGA. We implemented the designed manycore processor on the Xilinx Virtex-7 and evaluated the amount of used hardware resources. We verified that the designed manycore processor runs correctly by executing parallel application programs. |
| キーワード(和) | FPGA / Verilog HDL / Manycore / Network on Chip / MIPS |
| キーワード(英) | FPGA / Verilog HDL / Manycore / Network on Chip / MIPS |
| 資料番号 | CPSY2014-18 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2014/7/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 大規模FPGAをターゲットとするメニーコアプロセッサの設計と性能評価(FPGA設計検証,並列/分散/協調とディペンダブルコンピューティング及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Design and Performance Evaluation of a Manycore Processor for Large FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | Verilog HDL / Verilog HDL |
| キーワード(3)（和/英） | Manycore / Manycore |
| キーワード(4)（和/英） | Network on Chip / Network on Chip |
| キーワード(5)（和/英） | MIPS / MIPS |
| 第 1 著者 氏名（和/英） | 森 悠 / Haruka MORI |
| 第 1 著者 所属（和/英） | 東京工業大学大学院情報理工学研究科 Graduate School of Information Science and Engineering Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 吉瀬 謙二 / Kenji KISE |
| 第 2 著者 所属（和/英） | 東京工業大学大学院情報理工学研究科 Graduate School of Information Science and Engineering Tokyo Institute of Technology |
| 発表年月日 | 2014-07-29 |
| 資料番号 | CPSY2014-18 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 155 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |