| 講演名 | 2014-07-28 PyCoRAMを用いたグラフ処理FPGAアクセラレータ(グラフ処理・アクセラレーター,並列/分散/協調とディペンダブルコンピューティング及び一般) 高前田(山崎) 伸也, 枝元 正寛, 姚 駿, 中島 康彦, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は,FPGAプラットフォームが持つ,BRAMなどのオンチップメモリとDRAMなどのオフチップメモリといったメモリシステムの抽象化による,プログラマビリティと性能を両立する,高効率なFPGAアクセラレータ設計フレームワークPyCoRAMを開発している.本稿では,ポインタチェーン走査といった,不規則なメモリアクセスパターンを持つアプリケーションとして,最短経路探索のダイクストラ法をPyCoRAMを用いてFPGA上に実装し,その性能を評価する.メモリアクセスレイテンシが実行時間に与える影響を評価するために,ダイクストラアクセラレータとオフチップメモリインタフェース間を接続するインターコネクトについて,いくつかの異なる構成で性能評価を行った.その結果,スループット向上を優先し,パイプラインレジスタ等を追加する,広帯域のクロスバー型インターコネクトよりも,メモリレイテンシ削減を優先する,使用リソース量が最小の狭帯域の共有バス型インターコネクトの方が,20%程度高い性能を達成できることが明らかになった. |
| 抄録(英) | In order to improve the programmablity of FPGA-based accelerators with higher performance, we are developing PyCoRAM that abstracts away both on-chip memory (such as BRAM) and off-chip memory (such as DRAM) on an FPGA platform. In this paper, we explore the characteristics of PyCoRAM for complicated applications with irregular memory access patterns. We develop the Dijkstra's algorithm on an FPGA with PyCoRAM, as a typical application consisting irregular memory access patterns. In order to measure the impact of on-chip interconnection systems to execution time, we evaluate the accelerator with several variations of interconnection settings. The evaluation results show that the letency-oriented and narrow shared-bus can achieve about 20% higher performance than the throughput-oriented cross-bar with pipeline registers. |
| キーワード(和) | FPGA / グラフ処理 / ダイクストラ法 / PyCoRAM |
| キーワード(英) | FPGA / Graph Processing / Dijkstra's Algorithm / PyCoRAM |
| 資料番号 | CPSY2014-10 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2014/7/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | PyCoRAMを用いたグラフ処理FPGAアクセラレータ(グラフ処理・アクセラレーター,並列/分散/協調とディペンダブルコンピューティング及び一般) |
| サブタイトル（和） | |
| タイトル（英） | An FPGA-based Graph Processing Accelerator with PyCoRAM |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | グラフ処理 / Graph Processing |
| キーワード(3)（和/英） | ダイクストラ法 / Dijkstra's Algorithm |
| キーワード(4)（和/英） | PyCoRAM / PyCoRAM |
| 第 1 著者 氏名（和/英） | 高前田(山崎) 伸也 / Shinya TAKAMAEDA-YAMAZAKI |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 枝元 正寛 / Tadahiro EDAMOTO |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 姚 駿 / Jun YAO |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 4 著者 氏名（和/英） | 中島 康彦 / Yasuhiko NAKASHIMA |
| 第 4 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 発表年月日 | 2014-07-28 |
| 資料番号 | CPSY2014-10 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 155 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |