| 講演名 | 2014-07-17 縦列接続型SIW多重分配回路の設計(光・電波ワークショップ) 高橋 広次, 河合 正, 岸原 充佳, 太田 勲, 榎原 晃, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 著者らは結合度が順次10log_<10>N[dB]と異なるN-1個の方向性結合器を縦列接続した構造の中空導波管多重分配器を報告している.本論文では,この回路を誘電体基板集積導波路(SIW)で実現している。SIWを誘電体充填導波管としてH面平面回路法を適用して各方向性結合器を設計し,方向性結合器を接続する導波路内に波長よりも充分小さな空気ポストを多数設けた移相器を接続することで,等間隔に配置された各出力ポートに同相で等分配する5電力分配回路を設計している.また,設計した回路を電磁界シミュレータで解析し回路設計法の妥当性を確認している. |
| 抄録(英) | We have reported waveguide multiple-port power divider utilizing cascaded-connected directional couplers with desired coupling coefficients. This paper presents a Substrate Integrated Waveguide (SIW) multiple-port power divider. Because the SIW can be treated as a dielectric-filled waveguide, first of all we design the directional couplers based on the H-plane planner circuit approach. Then by connecting the directional couplers and inserting a phase shifter composed of multi holes vertically drilled the SIW, we design a 5-way SIW divider with same output direction and in-phase output at operating frequency of 17GHz. The validity of this design procedure is demonstrated by em-simulation also. |
| キーワード(和) | 電力分配/合成回路 / SIW / 方向性結合器 / H面平面回路法 |
| キーワード(英) | Power divider/combiner / SIW / directional coupler / H-plane planner circuit approach |
| 資料番号 | MW2014-56,OPE2014-25,EST2014-17,MWP2014-14 |
| 発行日 |
| 研究会情報 | |
| 研究会 | MWP |
|---|---|
| 開催期間 | 2014/7/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Microwave and Millimeter-wave Photonics (MWP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 縦列接続型SIW多重分配回路の設計(光・電波ワークショップ) |
| サブタイトル（和） | |
| タイトル（英） | Design of Substrate Integrated Waveguide Multiple-Port Power Divider Using Cascade-Connected Cruciform Directional Couplers |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 電力分配/合成回路 / Power divider/combiner |
| キーワード(2)（和/英） | SIW / SIW |
| キーワード(3)（和/英） | 方向性結合器 / directional coupler |
| キーワード(4)（和/英） | H面平面回路法 / H-plane planner circuit approach |
| 第 1 著者 氏名（和/英） | 高橋 広次 / Koji Takahashi |
| 第 1 著者 所属（和/英） | 兵庫県立大学大学院工学研究科 Graduate School of Eng., University of Hyogo |
| 第 2 著者 氏名（和/英） | 河合 正 / Tadashi Kawai |
| 第 2 著者 所属（和/英） | 兵庫県立大学大学院工学研究科 Graduate School of Eng., University of Hyogo |
| 第 3 著者 氏名（和/英） | 岸原 充佳 / Mitsuyoshi Kishihara |
| 第 3 著者 所属（和/英） | 岡山県立大学情報工学部 Faculty of Computer Science and System Eng., Okayama Prefectural University |
| 第 4 著者 氏名（和/英） | 太田 勲 / Isao Ohta |
| 第 4 著者 所属（和/英） | 兵庫県立大学 University of Hyogo |
| 第 5 著者 氏名（和/英） | 榎原 晃 / Akira Enokihara |
| 第 5 著者 所属（和/英） | 兵庫県立大学大学院工学研究科 Graduate School of Eng., University of Hyogo |
| 発表年月日 | 2014-07-17 |
| 資料番号 | MW2014-56,OPE2014-25,EST2014-17,MWP2014-14 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 144 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |