| 講演名 | 2014-07-11 リングセグメント型GALSシステムを対象とした分散型非同期式アービタ(システムと信号処理及び一般) 小田桐 由樹, 赤利 昌紀, 近藤 真史, 横川 智教, 佐藤 洋一郎, 有本 和民, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | GALSシステムに内蔵される非同期バスの一つとして,環状のバスを複数のセグメントに分割した上で,それらを動的に接続するリングセグメントバス(RSB)が提案されているが,バスの制御を単一のアービタで集中的に管理しているため拡張性に欠けるという問題がある.そこで本研究では,バスの制御を分散的に行う非同期式アービタの構成法について検討する.このアービタは,システムを構成するクロックドメイン(CD)にセルを付加する形態であるため, CDの追加等にも容易に対応することができる.さらに, RSBでは環状のバスから最短経路を選んで接続する必要があるが,その距離判定に実装時の配線遅延を利用することで,より効率的なデータ転送を実現している.これに基づいたアービタを非同期式回路合成ツールPetrifyで設計し,シミュレーションにより動作を確認している. |
| 抄録(英) | A ring segmented bus (RSB) which connects the divided annular bus dynamically has been proposed for GALS systems. However, the scalability of RSB is particularly poor, because a global arbiter (GArb) in RSB is constructed as the centralized type. In this study, we proposed a structure of decentralized GArb having an ability to control the buses. This arbiter can easily perform the addition of Clock Domains (CDs), because it constructed with a celles which is arranged for each of CDs of GALS system. On RSB, it is necessary to derive a shortest data path from two constructible ones. In the arbiter, a path signal can be transmitted in two directions on the annular bus, and the shortest path is calculated by its wire delay. We designed the GArb by petrify which is a tool for synthesis of asynchronous circuit, and confirmed its operation by behavior simulation. |
| キーワード(和) | GALSシステム / 非同期式回路 / アービタ / バスアーキテクチャ |
| キーワード(英) | GALS system / asynchronous circuit / arbiter / bus architecture |
| 資料番号 | CAS2014-44,VLD2014-53,SIP2014-65,MSS2014-44,SIS2014-44 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIP |
|---|---|
| 開催期間 | 2014/7/2(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Signal Processing (SIP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | リングセグメント型GALSシステムを対象とした分散型非同期式アービタ(システムと信号処理及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A distributed asynchronous arbiter for ring segmented bus type GALS systems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | GALSシステム / GALS system |
| キーワード(2)（和/英） | 非同期式回路 / asynchronous circuit |
| キーワード(3)（和/英） | アービタ / arbiter |
| キーワード(4)（和/英） | バスアーキテクチャ / bus architecture |
| 第 1 著者 氏名（和/英） | 小田桐 由樹 / Yoshiki ODAGIRI |
| 第 1 著者 所属（和/英） | 岡山県立大学大学院情報系工学研究科 Graduate School of Computer Science and Systems Engineering, Okayama Prefectural University |
| 第 2 著者 氏名（和/英） | 赤利 昌紀 / Masaki AKARI |
| 第 2 著者 所属（和/英） | 岡山県立大学大学院情報系工学研究科 Graduate School of Computer Science and Systems Engineering, Okayama Prefectural University |
| 第 3 著者 氏名（和/英） | 近藤 真史 / Masafumi KONDO |
| 第 3 著者 所属（和/英） | 川崎医療福祉大学医療技術学部 Faculty of Health Science and Technology, Kawasaki University of Medical Welfare |
| 第 4 著者 氏名（和/英） | 横川 智教 / Tomoyuki YOKOGAWA |
| 第 4 著者 所属（和/英） | 岡山県立大学情報工学部 Faculty of Computer Science and System Engineering, Okayama Prefectural University |
| 第 5 著者 氏名（和/英） | 佐藤 洋一郎 / Yoichiro SATO |
| 第 5 著者 所属（和/英） | 岡山県立大学情報工学部 Faculty of Computer Science and System Engineering, Okayama Prefectural University |
| 第 6 著者 氏名（和/英） | 有本 和民 / Kazutami ARIMOTO |
| 第 6 著者 所属（和/英） | 岡山県立大学情報工学部 Faculty of Computer Science and System Engineering, Okayama Prefectural University |
| 発表年月日 | 2014-07-11 |
| 資料番号 | CAS2014-44,VLD2014-53,SIP2014-65,MSS2014-44,SIS2014-44 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 124 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |