講演名 2014-06-26
コンスタレーションの縮退による多値変調方式用非線形補償回路の規模縮約(コア・メトロシステム,フォトニックネットワーク・システム,光ネットワーク運用管理,光ネットワーク設計,トラヒックエンジニアリング,シグナリング,GMPLS,ドメイン間経路制御,ネットワーク監視,イーサネット,光変復調方式,コヒーレント光通信,光増幅・中継技術,一般)
小山 智史, 星田 剛司, 谷村 崇仁, 中島 久雄, 大嶋 千裕 /,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿ではデジタル非線形補償アルゴリズムの一つである摂動等化法の回路規模縮約手法の検討結果を報告する.摂動等化法はPSK信号に対しては非線形歪みの演算を乗算器を用いずに簡易な回路で実現可能であるという特徴を有しているが,異なる絶対振幅レベルをとるQAM信号では演算が複雑化するという課題がある.これに対し,非線形歪みの算出に用いる信号コンスタレーションを容易に演算可能なコンスタレーションに縮退近似することによる演算の簡略化手法を提案し,数値シミュレーションにより非線形補償の性能の評価を行った.8QAM, 16QAM,さらに9QAM状のコンスタレーションを持つDuobinary-QPSKの3つの変調方式について提案手法の適用性の評価した.
抄録(英) We propose and numerically evaluate a simplification method for perturbation-based nonlinear compensation algorithm. While the algorithm can be implemented without using multipliers for PSK, its computational complexity becomes very large for QAM because the algorithm requires multipliers. To avoid this problem for QAM, we introduce a symbol degenerating method, in which the QAM constellation is degenerated into PSK constellation points or the zero point when the nonlinear perturbation is calculated. We evaluate the applicability of the proposed method to three modulation formats including 8QAM, 16QAM and Duobinary-QPSK.
キーワード(和) 非線形補償 / チャネル内非線形 / 摂動解析 / 回路規模
キーワード(英) Nonlinear Compensation / Intra-channel Nonlinearity / Perturbation Analysis / Circuit Size
資料番号 OCS2014-15
発行日

研究会情報
研究会 OCS
開催期間 2014/6/19(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Optical Communication Systems (OCS)
本文の言語 JPN
タイトル(和) コンスタレーションの縮退による多値変調方式用非線形補償回路の規模縮約(コア・メトロシステム,フォトニックネットワーク・システム,光ネットワーク運用管理,光ネットワーク設計,トラヒックエンジニアリング,シグナリング,GMPLS,ドメイン間経路制御,ネットワーク監視,イーサネット,光変復調方式,コヒーレント光通信,光増幅・中継技術,一般)
サブタイトル(和)
タイトル(英) Simplification of Nonlinear Compensation Circuit for Higher-order Modulation Formats by Degenerating Signal Constellation
サブタイトル(和)
キーワード(1)(和/英) 非線形補償 / Nonlinear Compensation
キーワード(2)(和/英) チャネル内非線形 / Intra-channel Nonlinearity
キーワード(3)(和/英) 摂動解析 / Perturbation Analysis
キーワード(4)(和/英) 回路規模 / Circuit Size
第 1 著者 氏名(和/英) 小山 智史 / Tomofumi OYAMA
第 1 著者 所属(和/英) 株式会社富士通研究所
Fujitsu Laboratories Ltd.
第 2 著者 氏名(和/英) 星田 剛司 / Takeshi HOSHIDA
第 2 著者 所属(和/英) 富士通株式会社
Fujitsu Limited
第 3 著者 氏名(和/英) 谷村 崇仁 / Takahito TANIMURA
第 3 著者 所属(和/英) 株式会社富士通研究所
Fujitsu Laboratories Ltd.
第 4 著者 氏名(和/英) 中島 久雄 / Hisao NAKASHIMA
第 4 著者 所属(和/英) 富士通株式会社
Fujitsu Limited
第 5 著者 氏名(和/英) 大嶋 千裕 / / Chihiro OHSHIMA
第 5 著者 所属(和/英) 株式会社富士通研究所
Fujitsu Laboratories Ltd.
発表年月日 2014-06-26
資料番号 OCS2014-15
巻番号(vol) vol.114
号番号(no) 108
ページ範囲 pp.-
ページ数 6
発行日