| 講演名 | 2013-11-28 SOTBトランジスタを用いた最初のFlex Power FPGAチップの評価(プログラマブルアーキテクチャ,デザインガイア2013-VLSI設計の新しい大地-) 馬 超, 日置 雅和, 河並 崇, 小笠原 泰弘, 中川 格, 関川 敏弘, 堤 利幸, 小池 汎平, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Flex Power FPGAは、ボディバイアス技術を利用して、FPGAの各回路ブロックのしきい値電圧をプログラムすることが可能である。FPGAにマッピングされた回路のクリティカルパスのみをLow-Vtにプログラムすることによって、動作速度を落とさずに、FPGAにおいて深刻となっているスタティック消費電力を大幅に削減することができる。一方、SOTB(Silicon On Thin BOX)トランジスタはしきい値制御性が高いと言う特徴を持つことで知られ、Flex Power FPGAはその重要な応用対象と考えられている。今回初めてSOTBトランジスタを用いてFPGAチップを試作し、機能テストと性能評価を行った。その結果、スタティック消費電力を従来よりも1/50程度に削減できることを確認した。また、VDDが0.712Vまで正しく動作することを確認した。 |
| 抄録(英) | Flex Power FPGA was able to utilize a programmable threshold voltage to each circuit block of the FPGA by using the body bias. Low-Vt assigned only to the critical path of the circuits mapped on the FPGA. Thus, static power consumption that has become one of the most serious issues in the FPGA can be greatly reduced. SOTB (Silicon On Thin BOX) that allows wide-ranged back-bias control was appropriate for Flex Power FPGA. The SOTB transistors fabricated the FPGA test chip in this report. The significant reduction in static power consumption was confirmed in the performance evaluation and functional testing. And we also confirmed that the chip is working properly above VDD voltage 0.712V. |
| キーワード(和) | SOTB / FPGA / スタティックパワー / 電力削減 |
| キーワード(英) | SOTB / FPGA / Static power reduction |
| 資料番号 | RECONF2013-53 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2013/11/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SOTBトランジスタを用いた最初のFlex Power FPGAチップの評価(プログラマブルアーキテクチャ,デザインガイア2013-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of The First Flex Power FPGA chip with SOTB transistors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SOTB / SOTB |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | スタティックパワー / Static power reduction |
| キーワード(4)（和/英） | 電力削減 |
| 第 1 著者 氏名（和/英） | 馬 超 / Chao MA |
| 第 1 著者 所属（和/英） | 独立行政法人産業技術総合研究所:明治大学大学院理工学研究科 National Institute of Advanced Industrial Science and Technology(AIST):Meiji University |
| 第 2 著者 氏名（和/英） | 日置 雅和 / Masakazu HIOKI |
| 第 2 著者 所属（和/英） | 独立行政法人産業技術総合研究所 National Institute of Advanced Industrial Science and Technology(AIST) |
| 第 3 著者 氏名（和/英） | 河並 崇 / Takashi KAWANAMI |
| 第 3 著者 所属（和/英） | 金沢工業大学工学部 Kanazawa Institute of Technology |
| 第 4 著者 氏名（和/英） | 小笠原 泰弘 / Yasuhiro OGASAHARA |
| 第 4 著者 所属（和/英） | 独立行政法人産業技術総合研究所 National Institute of Advanced Industrial Science and Technology(AIST) |
| 第 5 著者 氏名（和/英） | 中川 格 / Tadashi NAKAGAWA |
| 第 5 著者 所属（和/英） | 独立行政法人産業技術総合研究所 National Institute of Advanced Industrial Science and Technology(AIST) |
| 第 6 著者 氏名（和/英） | 関川 敏弘 / Toshihiro SEKIGAWA |
| 第 6 著者 所属（和/英） | 独立行政法人産業技術総合研究所 National Institute of Advanced Industrial Science and Technology(AIST) |
| 第 7 著者 氏名（和/英） | 堤 利幸 / Toshiyuki TSUTSUMI |
| 第 7 著者 所属（和/英） | 明治大学大学院理工学研究科 Meiji University |
| 第 8 著者 氏名（和/英） | 小池 汎平 / Hanpei KOIKE |
| 第 8 著者 所属（和/英） | 独立行政法人産業技術総合研究所 National Institute of Advanced Industrial Science and Technology(AIST) |
| 発表年月日 | 2013-11-28 |
| 資料番号 | RECONF2013-53 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 325 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |