| 講演名 | 2013-11-28 ヘテロマルチプロセッサシステム向けプロセッサ間通信の自動合成(自動合成と配置配線手法,デザインガイア2013-VLSI設計の新しい大地-) 石田 薫史, 安藤 友樹, 本田 晋也, 高田 広章, 枝廣 正人, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文ではヘテロジニアス構成のマルチプロセッサSoC向けのプロセッサ間通信の自動合成手法を述べる.プロセッサコア内臓のFPGAの登場など,ヘテロマルチプロセッサシステムの利用が進む一方で,プロセッサ間通信を設計・実装するコストが問題となっている.我々は,多くのヘテロマルチプロセッサシステムが持つ,共有メモリ,プロセッサ間割込みに着目し,プロセッサ間通信を設計・実装する.さらに,設計効率を向上するために,抽象度の高い記述からターゲット向けの通信実装を自動合成する手法を述べる.実現した通信実装を実際のヘテロマルチプロセッサシステム上に実現し,プロセッサ間通信の動作を確認した. |
| 抄録(英) | This paper introduces an automatic synthesis technique of inter-processor communication for System-on-chip with heterogeneous multiprocessors. Along with the increase in the use of heterogeneous multiprocessors such as FPGAs with processor cores, the cost for design and implement of the inter-processor communication becomes a problem. Focusing on that typical heterogeneous multiprocessors have inter-processor interrupts and shared memories, we propose an implementation of inter-processor communication using them. In order to increase the design efficiency, we also propose a method that automatically generates the inter-processor communication for target systems. The case study shows that automatically generated inter-processor communication exactly runs on the system with heterogeneous multiprocessors. |
| キーワード(和) | ヘテロジニアス / マルチプロセッサ / プロセッサ間通信 / FPGA |
| キーワード(英) | heterogenious / multiprocessor / inter-processor communication / FPGA |
| 資料番号 | RECONF2013-50 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2013/11/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ヘテロマルチプロセッサシステム向けプロセッサ間通信の自動合成(自動合成と配置配線手法,デザインガイア2013-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | Automatic synthesis of the inter-processor communication implimentation for hetero multiprocessor systems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ヘテロジニアス / heterogenious |
| キーワード(2)（和/英） | マルチプロセッサ / multiprocessor |
| キーワード(3)（和/英） | プロセッサ間通信 / inter-processor communication |
| キーワード(4)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 石田 薫史 / Yukihito ISHIDA |
| 第 1 著者 所属（和/英） | 名古屋大学大学院情報科学研究科 Graduate School of Information Science Nagoya University |
| 第 2 著者 氏名（和/英） | 安藤 友樹 / Yuki ANDO |
| 第 2 著者 所属（和/英） | 名古屋大学大学院情報科学研究科:日本学術振興会 Graduate School of Information Science Nagoya University:The Japan Society for the Promotion of Science |
| 第 3 著者 氏名（和/英） | 本田 晋也 / Shinya HONDA |
| 第 3 著者 所属（和/英） | 名古屋大学大学院情報科学研究科 Graduate School of Information Science Nagoya University |
| 第 4 著者 氏名（和/英） | 高田 広章 / Hiroaki TAKADA |
| 第 4 著者 所属（和/英） | 名古屋大学大学院情報科学研究科 Graduate School of Information Science Nagoya University |
| 第 5 著者 氏名（和/英） | 枝廣 正人 / Masato EDAHIRO |
| 第 5 著者 所属（和/英） | 名古屋大学大学院情報科学研究科 Graduate School of Information Science Nagoya University |
| 発表年月日 | 2013-11-28 |
| 資料番号 | RECONF2013-50 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 325 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |