| 講演名 | 2013-11-28 分離度フィルタのFPGA実装におけるハードウェア量と検出精度のトレードオフ(FPGA実装,デザインガイア2013-VLSI設計の新しい大地-) 濱村 甚平, 土肥 慶亮, 柴田 裕一郎, 小栗 清, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では、FPGAによる分離度フィルタの実装に必要なハードウェア量を削減する方法を3つ提案し、それに伴う検出精度の変化を評価し、ハードウェア量と検出精度のトレードオフを明らかにする。提案する手法は、分離度を算出する上で必要なデータのビット幅のうち、計算精度ヘの影響が少ないと思われる部分を削減するというものである。それぞれの手法で検出精度と資源使用量の評価と比較を行った結果、輝度値の二乗値をラインバッファへ入力する前で下位ビット列を削減し、ウインドウ部で加算処理を行う際に、MSBだけを1とした0データ列を連結して元のビット長に復元するという手法が有効であることがわかった。実験の結果、この手法を用いることにより、ビット削減を行わない場合に比べて使用レジスタ数で11.7%、LUT数で15.6%、BRAM数で26.7%の削減効果があることが確認できた。 |
| 抄録(英) | We propose three methods to reduce hardware resources required for FPGA implementation of separability filters and evaluate how detection accuracy is affected by the methods to elucidate a trade-off relationship between hardware resources and detection accuracy. A main strategy of the proposed hardware reductions methods is to truncate a part of a bit string of pixel intensities, which is expected to have a relatively small contribution to the accuracy of separability computation. As a result of the evaluation and comparison, it was shown that the method which truncates lower bits of square values of pixel intensities before feeding them into line buffers and extracts the value by concatenating the bit string only the MSB has 1 is effective. The experimental results also revealed that the required number of registers, LUTs and BRAM modules were reduced by 11.7%, 15.6% and 16.7%, respectively by introducing this method. |
| キーワード(和) | FPGA / 分離度フィルタ / 動画像形状検出処理 |
| キーワード(英) | FPGA / separability filter / real time shape detection |
| 資料番号 | RECONF2013-48 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2013/11/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 分離度フィルタのFPGA実装におけるハードウェア量と検出精度のトレードオフ(FPGA実装,デザインガイア2013-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | A trade-off between hardware resources and detection accuracy for FPGA implementation of separability filters |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 分離度フィルタ / separability filter |
| キーワード(3)（和/英） | 動画像形状検出処理 / real time shape detection |
| 第 1 著者 氏名（和/英） | 濱村 甚平 / Jimpei HAMAMURA |
| 第 1 著者 所属（和/英） | 長崎大学大学院工学研究科 Graduate School of Engineering, Nagasaki University |
| 第 2 著者 氏名（和/英） | 土肥 慶亮 / Keisuke DOHI |
| 第 2 著者 所属（和/英） | 長崎大学大学院工学研究科 Graduate School of Engineering, Nagasaki University |
| 第 3 著者 氏名（和/英） | 柴田 裕一郎 / Yuichiro SHIBATA |
| 第 3 著者 所属（和/英） | 長崎大学大学院工学研究科 Graduate School of Engineering, Nagasaki University |
| 第 4 著者 氏名（和/英） | 小栗 清 / Kiyoshi OGURI |
| 第 4 著者 所属（和/英） | 長崎大学大学院工学研究科 Graduate School of Engineering, Nagasaki University |
| 発表年月日 | 2013-11-28 |
| 資料番号 | RECONF2013-48 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 325 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |