| 講演名 | 2013-11-28 仮想CGRAへのJavaソフトウェアのマッピングとFPGA実装(FPGA実装,デザインガイア2013-VLSI設計の新しい大地-) 小川 裕喜, 尼崎 太樹, 飯田 全広, 久我 守弘, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 組込みシステムは,開発費削減のために設計資産の再利用化が進められている.しかし,高性能化のためにソフトウェアを実行環境に特化させた場合,ソフトウェアの再利用性が低下するという問題がある.そこで本論文では,ソフトウェアの再利用性を維持したまま高速化を行うことを目的とする.我々は,JavaのバイトコードをFPGA上に展開された仮想的なCoarse-Grained Reconfigurable Array(CGRA)でアクセラレーションする方法を提案する.CIP法を用いた電磁波伝播のシミュレーションソフトウェアを適用して性能を評価した結果,NiosIIによるソフトウェア実行に対して約960倍の高速化が得られた.専用の言語などを使用せずJava記述スタイルの制約のみで高速化させることにより,過去のJavaソフトウェア開発資産を再利用した高速化が期待できる. |
| 抄録(英) | In embedded systems, the needs for rapid both low-cost development and high performance has been increasing recently. The reuse of design assets is important technique in embedded systems. However, in the specialized software for execution environment, the reusability is low generally. We propose a technique in order to accelerate software with keeping its reusability. The proposed technique accelerates the software processing speed by employing data path generation from the description style of software code. It is implemented in FPGA after generating a virtual CGRA from software code.In the verification results of using the electromagnetic wave propagation simulation, the execution time is faster by a factor of 960 than software execution by Nios II. This result indicates the possibility that our proposed acceleration technique can realize both the reusability of Java software development assets and the increasing performance. |
| キーワード(和) | Java / アクセラレータ / 組込みシステム / 粗粒度再構成可能アレイ |
| キーワード(英) | Java / accelerator / embedded system / coarse grained reconfigurable arrays |
| 資料番号 | RECONF2013-47 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2013/11/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 仮想CGRAへのJavaソフトウェアのマッピングとFPGA実装(FPGA実装,デザインガイア2013-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | Mapping of Java bytecode to virtual CGRA with implementation in FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Java / Java |
| キーワード(2)（和/英） | アクセラレータ / accelerator |
| キーワード(3)（和/英） | 組込みシステム / embedded system |
| キーワード(4)（和/英） | 粗粒度再構成可能アレイ / coarse grained reconfigurable arrays |
| 第 1 著者 氏名（和/英） | 小川 裕喜 / Yuki OGAWA |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 発表年月日 | 2013-11-28 |
| 資料番号 | RECONF2013-47 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 325 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |