| 講演名 | 2013-11-27 チップ積層パッケージのためのチップ薄化技術(3次元集積回路・実装技術,デザインガイア2013-VLSI設計の新しい大地-) 田久 真也, 黒澤 哲也, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 高度情報ネットワークを支える情報通信端末が次々と携帯機器化されるにつれ,情報端末の小型化,軽量化への要求が高まってきている.この実現には,半導体の小型軽量化が不可欠であり,チップの薄型化と高強度化が重要な技術となる.チップの薄型加工,および個片化にはダイヤモンド砥石を用いた機械加工が用いられてきた.しかし,50～200μm厚の薄型化をターゲットとした場合には,この機械加工による残留ダメージがチップの抗折強度低下の要因となる為,このダメージの除去を実現するプロセスの構築が必要になる.先ダイシング・プロセスは、容易に薄型チップを高強度化することが可能なプロセスであり、さらにへき開を先ダイシングのプロセスと組み合わせたCleaving-DBG+CMPのプロセスを用いる事で,チップの平均抗折強度を253MPaから1668MPaまで大幅に向上した.また薄型チップを破損しやすいピックアップの工程に対して、材料力学の考え方を応用し、低弾性、基材の薄化により、曲げ剛性の低くすることが、ピックアップ・テープの特性に必要なことを導きだした. |
| 抄録(英) | The miniaturization of semiconductor devices is necessary for the high functionality and miniaturization of mobile personal digital assistance devices, thus "chip stacking package" is widely used. "How to make strong chips" and "How to treat thin chips" are important issues for chip stacking packages. DBG "Dicing-Before-Grinding" process has been used in order to make strong thin chips easily. Cleaving-DBG+CMP process make the surface, side-wall, backside damage of the chip free. The average of chip strength has increased from 253 MPa to 1668 MPa. Under consideration of material mechanics and our experimental, we bring out the physical properties of tapes for thin chip. The Young's modulus is lower and the thickness is thinner, that makes bending stiffness lower. Low bending stiffness improve pick-up yield of thin chips.. |
| キーワード(和) | 薄型チップ / 裏面研削 / ダイシング / 先ダイシング / へき開 / ピックアップ |
| キーワード(英) | Thin chip / Backside Grinding / Dicing / Dicing Before Grinding / Cleaving / Pick-up |
| 資料番号 | VLD2013-76,CPM2013-120,ICD2013-97,CPSY2013-61,DC2013-42,RECONF2013-44 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2013/11/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | チップ積層パッケージのためのチップ薄化技術(3次元集積回路・実装技術,デザインガイア2013-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | Chip Thinning Technologies for Chip Stacking Packages |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 薄型チップ / Thin chip |
| キーワード(2)（和/英） | 裏面研削 / Backside Grinding |
| キーワード(3)（和/英） | ダイシング / Dicing |
| キーワード(4)（和/英） | 先ダイシング / Dicing Before Grinding |
| キーワード(5)（和/英） | へき開 / Cleaving |
| キーワード(6)（和/英） | ピックアップ / Pick-up |
| 第 1 著者 氏名（和/英） | 田久 真也 / Shinya TAKYU |
| 第 1 著者 所属（和/英） | 株式会社東芝セミコンダクター&ストレージ社 Toshiba Corporation Semiconductor & Storage Company |
| 第 2 著者 氏名（和/英） | 黒澤 哲也 / Tetsuya KUROSAWA |
| 第 2 著者 所属（和/英） | 株式会社東芝セミコンダクター&ストレージ社 Toshiba Corporation Semiconductor & Storage Company |
| 発表年月日 | 2013-11-27 |
| 資料番号 | VLD2013-76,CPM2013-120,ICD2013-97,CPSY2013-61,DC2013-42,RECONF2013-44 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 325 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |