| 講演名 | 2014-03-04 超微細化を実現する側壁ダブル・クアドラプルパターニングのための3色グリッド配線手法(リソグラフィ,システムオンシリコンを支える設計技術) 児玉 親亮, 市川 裕隆, 中嶌 史晴, 中山 幸一, 野嶋 茂樹, 小谷 敏也, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 光リソグラフィの延命技術とよばれ,次世代リソグラフィ技術の実用化までの「つなぎ」のような存在であったダブルパターニング技術は,今や半導体の微細化に欠かせない重要な製造技術となっている.そのダブルパターニング技術も,微細化が進んでパターンのハーフピッチが20nmを下回り,さらに14nmテクノロジになるとトリプルパターニングやクアドラプルパターニングといった,より高度な微細パターニング技術が必要になる.我々はこれまで側壁加工プロセスによるマルチパターニング技術のためのレイアウト手法について検討を行ってきた.本稿では,側壁加工プロセスを2回繰り返すことにより,芯材の4分の1ピッチのパターンを形成可能な,側壁スペーサープロセス(ネガティブ型)による側壁クアドラプルパターニングのためのグリッド配線手法を提案する.提案手法は予め3色に塗り分けられたグリッドを利用することで側壁クアドラプルパターニングのための配線レイアウトを描画可能であり,しかも容易に芯材となるマスクパターンを導出できる.また,同じグリッド構造でポジティブ型の側壁ダブルパターニングのためのレイアウトも可能であることを示す. |
| 抄録(英) | Self-Aligned Double and Quadruple Patterning (SADP, SAQP) are leading candidates for sub-20 nm and sub-14 nm node and beyond, but designing their feasible layouts must follow stricter constraints than in Litho-Etch-Litho-Etch process. Despite their robustness against overlay, SADP and SAQP are challenging processes since predicting wafer image instantly is almost impossible. We propose a new simple grid routing method for Spacer-Is-Dielectric (SID)-type SAQP process, preparing each node painted in different three colors interchangeably, so that we can design the target layout predicting the wafer image. The proposed grid structure utilizes conventional routing algorithms such as maze router etc. We can easily derive two kinds of mandrel patterns from the resultant data without complex coloring or decomposition methods. Also, we propose SADP-aware routing method for Spacer-Is-Metal (SIM) process based on the same grid structure. For both SID-SAQP and SIM-SADP processes, classical maze-routing algorithm is implemented and the effectiveness is confirmed. To our best knowledge, this is the first SID-compliant SADP-aware routing method. |
| キーワード(和) | リソグラフィ / 側壁ダブルパターニング / 側壁クアドラプルパターニング / 側壁加工 / SADP / SAQP |
| キーワード(英) | Lithography / Self-Aligned Double Patterning / Self-Aligned Quadruple Patterning / Sidewall process / SADP / SAQP |
| 資料番号 | VLD2013-151 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2014/2/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 超微細化を実現する側壁ダブル・クアドラプルパターニングのための3色グリッド配線手法(リソグラフィ,システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | Self-Aligned Double and Quadruple Patterning-Aware Grid Routing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リソグラフィ / Lithography |
| キーワード(2)（和/英） | 側壁ダブルパターニング / Self-Aligned Double Patterning |
| キーワード(3)（和/英） | 側壁クアドラプルパターニング / Self-Aligned Quadruple Patterning |
| キーワード(4)（和/英） | 側壁加工 / Sidewall process |
| キーワード(5)（和/英） | SADP / SADP |
| キーワード(6)（和/英） | SAQP / SAQP |
| 第 1 著者 氏名（和/英） | 児玉 親亮 / Chikaaki KODAMA |
| 第 1 著者 所属（和/英） | (株)東芝セミコンダクター&ストレージ社 Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 市川 裕隆 / Hirotaka ICHIKAWA |
| 第 2 著者 所属（和/英） | 東芝マイクロエレクトロニクス(株) Toshiba Microelectronics Corporation |
| 第 3 著者 氏名（和/英） | 中嶌 史晴 / Fumiharu NAKAJIMA |
| 第 3 著者 所属（和/英） | (株)東芝セミコンダクター&ストレージ社 Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 中山 幸一 / Koichi NAKAYAMA |
| 第 4 著者 所属（和/英） | (株)東芝セミコンダクター&ストレージ社 Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 野嶋 茂樹 / Shigeki NOJIMA |
| 第 5 著者 所属（和/英） | (株)東芝セミコンダクター&ストレージ社 Toshiba Corporation |
| 第 6 著者 氏名（和/英） | 小谷 敏也 / Toshiya KOTANI |
| 第 6 著者 所属（和/英） | (株)東芝セミコンダクター&ストレージ社 Toshiba Corporation |
| 発表年月日 | 2014-03-04 |
| 資料番号 | VLD2013-151 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 454 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |