| 講演名 | 2014-03-04 Simulated Annealing法探索に適した解空間の構成法に関する研究(最適化,システムオンシリコンを支える設計技術) 手塚 寛, 藤吉 邦洋, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Simulated Annealing法は焼きなましと呼ばれる物理現象を模倣した手法であり,冷却スケジュールにしたがって温度を降下させながら,隣接解生成法により定まる解空間の中で,良い解を確率的に探索する.Simulated Annealing法を用いて解を探索するためには,「隣接解生成法」定義し解空間を張る必要がある.これまでに提案されてきた隣接解生成法をみてみると,そのほとんどが,規模の大きい問題では効率が悪くなる.そのため,扱う問題規模に関わらず,解の探索を効率良く行える解空間の構成法が求められている.そこで本稿では,解空間の直径に注目し,幾何数列を取り入れた新しい解空間の構成法を提案する.そして,計算機実験によって,その有効性を確かめる. |
| 抄録(英) | Simulated Annealing is a universal probabilistic metaheuristic for the general optimization problem of locating a good approximation to the global minimum of a given function in a large solution space. In order to search suboptimal solutions with Simulated Annealing, it is necessary to make solution space by defining MOVE operations. Looking back upon MOVE operations previously proposed, most of them can not be applied to the problem of large scale. In this paper, we focus on the diameter of the solution space and propose a new construction method of solution space. And we verify effectiveness of the method by computer experiments. |
| キーワード(和) | Simulated Annealing法 / 解空間 / sequence-pair |
| キーワード(英) | Simulated Annealing / Solution Space / sequence-pair |
| 資料番号 | VLD2013-143 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2014/2/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Simulated Annealing法探索に適した解空間の構成法に関する研究(最適化,システムオンシリコンを支える設計技術) |
| サブタイトル（和） | |
| タイトル（英） | An Effective Solution Space for Simulated Annealing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Simulated Annealing法 / Simulated Annealing |
| キーワード(2)（和/英） | 解空間 / Solution Space |
| キーワード(3)（和/英） | sequence-pair / sequence-pair |
| 第 1 著者 氏名（和/英） | 手塚 寛 / Hiroshi TEZUKA |
| 第 1 著者 所属（和/英） | 東京農工大学大学院工学府電気電子工学専攻 Department of Electrical and Electronic Engineering, Tokyo University of Agriculture and Technology |
| 第 2 著者 氏名（和/英） | 藤吉 邦洋 / Kunihiro FUJIYOSHI |
| 第 2 著者 所属（和/英） | 東京農工大学大学院工学府電気電子工学専攻 Department of Electrical and Electronic Engineering, Tokyo University of Agriculture and Technology |
| 発表年月日 | 2014-03-04 |
| 資料番号 | VLD2013-143 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 454 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |