| 講演名 | 2014-02-10 BASTにおけるシフトデータ量削減法(テストデータ圧縮,VLSI設計とテスト及び一般) 田中 まりか, 山崎 紘史, 細川 利典, 吉村 正義, 新井 雅之, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | LSIのテスト品質を維持しながら,テストデータ量を大幅に削減する手法の一つとして,組込み自己テストと自動テスト生成を組み合わせたテスト手法であるBAST法が提案されている,BASTアーキテクチャにおいて,疑似ランダムパターン発生器で生成された疑似ランダムパターンを決定的パターンに変換するためにビット反転を用いている.BASTを用いた場合のテストデータとなるBASTコードは,ビット反転命令とシフト命令から構成される.シフト命令数はスキャンチェイン長と決定的パターン数に依存し,ビット反転命令数は疑似ランダムパターンと決定的パターンとの衝突ビット数に依存する.本論文では,シフト命令数を削減するために指定した回数だけ連続してシフト動作を行う新しい命令を提案する.実験結果はISCAS'89ベンチマーク回路とITC'99ベンチマーク回路に対して,本手法がシフト命令数の削減に有効であることを示す. |
| 抄録(英) | BAST is one of techniques to reduce the amount of test data while maintaining the high test quality using built-in self test and deterministic test generation. On BAST architecture, a bit-flipping technique is used to convert pseudo-random patterns to deterministic patterns. BAST codes, which are test data on BAST, are composed of shift instructions and bit-flipping instructions. The number of shift instructions depends on the number of deterministic patterns and the scan chain length, and the number of bit-flipping instructions depends on the number of conflicts between deterministic patterns and pseudo random patterns. In this paper, we propose a new shift instruction which successively conducts shift operations for specified cycles to reduce the number of shift instructions. Experimental results show that the proposed method was effective to reduce the number of shift instructions for ISCAS'89 and ITC'99 benchmark circuits. |
| キーワード(和) | BASTアーキテクチャ / シフト命令 / BASTコード / 反転命令 |
| キーワード(英) | BAST architecture / shift instructions / BAST code / bit-flipping instructions |
| 資料番号 | DC2013-87 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2014/2/3(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | BASTにおけるシフトデータ量削減法(テストデータ圧縮,VLSI設計とテスト及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A reduction method of shift data volume on BAST |
| サブタイトル（和） | |
| キーワード(1)（和/英） | BASTアーキテクチャ / BAST architecture |
| キーワード(2)（和/英） | シフト命令 / shift instructions |
| キーワード(3)（和/英） | BASTコード / BAST code |
| キーワード(4)（和/英） | 反転命令 / bit-flipping instructions |
| 第 1 著者 氏名（和/英） | 田中 まりか / Marika TANAKA |
| 第 1 著者 所属（和/英） | 日本大学大学院生産工学研究科 Graduate School of Industrial Technology, Nihon University |
| 第 2 著者 氏名（和/英） | 山崎 紘史 / Hiroshi YAMAZAKI |
| 第 2 著者 所属（和/英） | 日本大学大学院生産工学研究科 Graduate School of Industrial Technology, Nihon University |
| 第 3 著者 氏名（和/英） | 細川 利典 / Toshinori HOSOKAWA |
| 第 3 著者 所属（和/英） | 日本大学生産工学部 College of Industrial Technology, Nihon University |
| 第 4 著者 氏名（和/英） | 吉村 正義 / Masayoshi YOSHIMURA |
| 第 4 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Faculty of Information Science and Electrical Engineering, Kyushu University |
| 第 5 著者 氏名（和/英） | 新井 雅之 / Masayuki ARAI |
| 第 5 著者 所属（和/英） | 日本大学生産工学部 College of Industrial Technology, Nihon University |
| 発表年月日 | 2014-02-10 |
| 資料番号 | DC2013-87 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 430 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |