| 講演名 | 2014-02-10 最大動作周波数テストの枠組みを用いたデバイスパラメータ推定手法(テスト品質,VLSI設計とテスト及び一般) 新谷 道広, 佐藤 高史, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 製造後の性能補償技術と適応型パス遅延テスト技術は,微細プロセスを用いる集積回路の歩留まりと信頼性を向上させる有効な技術である.これらの技術では,しきい値電圧などのデバイスパラメータを推定する技術が重要な役割を担っている.本稿では,最大動作周波数テストの枠組みを用いたデバイスパラメータ推定手法を提案する.提案手法では,最大動作周波数テストにおいて活性化されるパスの統計的遅延分布から,最大動作周波数テストの結果を最も説明できるデバイスパラメータ値を推定する.推定の方法として,離散ベイズ推定法と最尤推定法を用いた2手法を提案する.提案手法は,推定のための回路追加や追加測定が不要である.計算機実験により,両手法とも,しきい値電圧を3mVの精度で推定できる.計算時間の観点から,最尤推定法を用いた手法の方が優位である. |
| 抄録(英) | Post-fabrication performance compensation and adaptive delay testing are effective means to improve yield and reliability of LSIs. In these methods, the estimation of device-parameters, such as threshold voltages, plays a key role. In this paper, we propose a novel technique to realize accurate device-parameter estimation through F_ |
| キーワード(和) | 最大動作周波数テスト / 統計的静的タイミング解析 / ベイズ推定 / 最尤推定法 |
| キーワード(英) | F_ |
| 資料番号 | DC2013-85 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2014/2/3(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 最大動作周波数テストの枠組みを用いたデバイスパラメータ推定手法(テスト品質,VLSI設計とテスト及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Device-parameter Estimation Based on F_ |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 最大動作周波数テスト / F_ |
| キーワード(2)（和/英） | 統計的静的タイミング解析 / statistical static timing analysis |
| キーワード(3)（和/英） | ベイズ推定 / bayesian estimation |
| キーワード(4)（和/英） | 最尤推定法 / maximum likelihood estimation |
| 第 1 著者 氏名（和/英） | 新谷 道広 / Michihiro SHINTANI |
| 第 1 著者 所属（和/英） | 京都大学大学院情報学研究科 Graduate School of Informatics, Kyoto University |
| 第 2 著者 氏名（和/英） | 佐藤 高史 / Takashi SATO |
| 第 2 著者 所属（和/英） | 京都大学大学院情報学研究科 Graduate School of Informatics, Kyoto University |
| 発表年月日 | 2014-02-10 |
| 資料番号 | DC2013-85 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 430 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |