| 講演名 | 2014-02-10 DCSTP回路に対する最適電力テストパターン順序付け手法(低消費電力テスト,VLSI設計とテスト及び一般) 小河 亮, 岩田 大志, 山口 賢一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | VLSIのテスト時にはオーバーテストを防ぐために消費電力を通常動作時程度にする必要がある.テスト時の電力が高いとテスト時に発生するIRドロップによる動作遅延が大きくなり,通常動作時程度の電力で動作させる場合は問題のないVLSIを廃棄し歩留まりが悪化する.一方でテスト時の電力が低いと通常動作時程度の電力で動作することを保証できない.そのため通常動作時程度の電力でテストすることが求められる.そこで本稿ではDCSTP回路を適用した回路に対して,テストパターンを順序付けることでテスト時のスイッチング電力を任意に制御する手法を提案する.実験結果ではITC'99ベンチマーク回路に対して提案手法を適用し,提案手法を評価した結果電力が制御できることを示した. |
| 抄録(英) | The power consumption of Very Large Scale Integrated circuit (VLSI) testing is a significant problem. The VLSI should be tested on the same level with the functional power to prevent under-test and over-test. In this paper, we propose a test method controlling the switching power with ordering the test patterns. In our proposed test method, the ordered test sequence is applied for the Deterministic Circular Self Test Path which achieves the 100% fault efficiency. We performed the algorithm to the ITC'99 benchmark circuits and evaluated the toggle rate of successive test patterns. Experimental results showed that the suitable power consumption test specified with a given threshold was achieved. |
| キーワード(和) | DCSTP / 消費電力 / テストパターン順序付け / スイッチング電力 |
| キーワード(英) | Deterministic Circular Self Test Path / test power consumption / test pattern ordering / switching activity |
| 資料番号 | DC2013-82 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2014/2/3(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | DCSTP回路に対する最適電力テストパターン順序付け手法(低消費電力テスト,VLSI設計とテスト及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Suitable Power-Aware Test Pattern Ordering for Deterministic Circular Self Test Path |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DCSTP / Deterministic Circular Self Test Path |
| キーワード(2)（和/英） | 消費電力 / test power consumption |
| キーワード(3)（和/英） | テストパターン順序付け / test pattern ordering |
| キーワード(4)（和/英） | スイッチング電力 / switching activity |
| 第 1 著者 氏名（和/英） | 小河 亮 / Ryo OGAWA |
| 第 1 著者 所属（和/英） | 奈良工業高等専門学校専攻科 Faculty of Advanced Engineering, Nara National College of Technology |
| 第 2 著者 氏名（和/英） | 岩田 大志 / Hiroshi IWATA |
| 第 2 著者 所属（和/英） | 奈良工業高等専門学校情報工学科 Department of Information Engineering, Nara National College of Technology |
| 第 3 著者 氏名（和/英） | 山口 賢一 / Ken'ichi YAMAGUCHI |
| 第 3 著者 所属（和/英） | 奈良工業高等専門学校情報工学科 Department of Information Engineering, Nara National College of Technology |
| 発表年月日 | 2014-02-10 |
| 資料番号 | DC2013-82 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 430 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |