| 講演名 | 2014-02-10 非同期式QDI回路における任意の故障に対する検出手法(テスト容易化設計,VLSI設計とテスト及び一般) 水谷 早苗, 岩田 大志, 山口 賢一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | VLSIの製造プロセスの微細化に伴い,非同期式回路が注目されている.非同期式回路の実現方法として,同期式回路から非同期式回路へ変換する手法が提案されている.本稿では,この同期-非同期変換によって実現された非同期式QDI(Quasi Delay Insensitive)回路に対するDFT手法およびテスト手法を提案する.既存手法のテストは,変換によって非冗長となる故障が検出できないという問題がある.提案手法では,縮退故障を故障の箇所に応じて5つに分類し,それぞれのタイプに対してDFTを行うことで100%の故障検出率を保証する.評価実験では,ベンチマーク回路に対して提案手法を適用し100%を達成することを確認した.また,DFTによる面積の増加率も検証した. |
| 抄録(英) | With the advances of semiconductor process technologies, synchronous circuits have serious problems of thr clock. Asynchronous circuits can solove the problems of synchronous design. Synchronous-asynchronous converted techniques have been proposed as a method for implementing asynchronous circuits. This paper focuses on testing QDI asynchronous circuits converted from synchronous ones. Previous methods cannot detect faults to be irredundant by converted. We classified the faults to five types, and proposed DFT method in according to the each fault type. In the experimental results the proposed method achieved 100% fault coverage, and the area overhead of the proposed method is evaluated. |
| キーワード(和) | 非同期式回路 / 同期-非同期変換 / Quasi Delay Insensitive / テスト容易化設計 / テスト生成 |
| キーワード(英) | asynchronous circuit / synchronous-asynchronous converted techniques / Quasi Delay Insensitive / design for testability / test generation |
| 資料番号 | DC2013-81 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2014/2/3(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 非同期式QDI回路における任意の故障に対する検出手法(テスト容易化設計,VLSI設計とテスト及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A DFT Method to Achieve 100% Fault Coverage for QDI Asynchronous Circuit |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 非同期式回路 / asynchronous circuit |
| キーワード(2)（和/英） | 同期-非同期変換 / synchronous-asynchronous converted techniques |
| キーワード(3)（和/英） | Quasi Delay Insensitive / Quasi Delay Insensitive |
| キーワード(4)（和/英） | テスト容易化設計 / design for testability |
| キーワード(5)（和/英） | テスト生成 / test generation |
| 第 1 著者 氏名（和/英） | 水谷 早苗 / Sanae MIZUTANI |
| 第 1 著者 所属（和/英） | 奈良工業高等専門学校専攻科 Faculty of Advanced Engineering, Nara National Collage of Technology |
| 第 2 著者 氏名（和/英） | 岩田 大志 / Hiroshi IWATA |
| 第 2 著者 所属（和/英） | 奈良工業高等専門学校情報工学科 Department of Information Engineering, Nara National Collage of Technology |
| 第 3 著者 氏名（和/英） | 山口 賢一 / Ken'ichi YAMAGUCHI |
| 第 3 著者 所属（和/英） | 奈良工業高等専門学校情報工学科 Department of Information Engineering, Nara National Collage of Technology |
| 発表年月日 | 2014-02-10 |
| 資料番号 | DC2013-81 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 430 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |