| 講演名 | 2014-02-28 先端Low-k配線技術における課題と指針(配線・実装技術と関連材料技術) 井上 尚也, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 先端LSIの多層配線の開発トレンドを概観しながら、Low-k材料に注目したインテグレーションの課題とその解決策についてまとめた。トランジスタのスケーリングとFinFET化により、中距離配線における寄生抵抗が遅延や消費電力に影響するようになる。そこで、配線アスペクトを上げて配線抵抗を抑制しながら、層間絶縁膜を低誘電率化(Low-k化)して配線容量を抑制するという戦略が必要となる。Low-k化に関しては、機械的強度の低下による実装耐性の劣化と、プラズマダメージによる実効的なk値の増大が課題である。これらの問題を解決するため、Low-k膜の分子構造や化学構造の制御と、プロセス条件の最適化を行った。また、検討の結果得られた高信頼性Low-k膜を用いて微細配線(80nmピッチ)のインテグレーションを行い、配線容量の低減とTDDB信頼性のスケーラビリティを実証した。 |
| 抄録(英) | Looking at the trend in Cu/Low-k interconnect technology, integration issues and solutions are discussed from the viewpoint of low-k material and process. Lowering k-number of ULK is facing the issues about CPI (chip-package interaction) and PID (plasma induced damage) which degrade the reliability of integrated interconnects. CPI can be improved by controlling microstructure of the film and process optimizations, and low porosity and high carbon can improve the immunity against plasma process. These are verified through actual integration of the ULKs with k～2.5. Especially, low effective capacitance is demonstrated for low PID film by using 80nm pitch integration, comparing with other ULKs. |
| キーワード(和) | 多層配線 / Low-k / スケーリング / 配線遅延 / 実装耐性 / ダメージ |
| キーワード(英) | interconnect / low-k / scaling / delay / CPI(chip-package interaction) / PID(plasma-induced damage) |
| 資料番号 | SDM2013-166 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2014/2/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 先端Low-k配線技術における課題と指針(配線・実装技術と関連材料技術) |
| サブタイトル（和） | |
| タイトル（英） | Trend of practical technology in advanced low-k integration |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 多層配線 / interconnect |
| キーワード(2)（和/英） | Low-k / low-k |
| キーワード(3)（和/英） | スケーリング / scaling |
| キーワード(4)（和/英） | 配線遅延 / delay |
| キーワード(5)（和/英） | 実装耐性 / CPI(chip-package interaction) |
| キーワード(6)（和/英） | ダメージ / PID(plasma-induced damage) |
| 第 1 著者 氏名（和/英） | 井上 尚也 / Naoya INOUE |
| 第 1 著者 所属（和/英） | ルネサスエレクトロニクス産業第二事業部 OA & ICT Business Div., Renesas Electronics Corp. |
| 発表年月日 | 2014-02-28 |
| 資料番号 | SDM2013-166 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 451 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |