| 講演名 | 2014-01-29 動的再構成プロセッサMuCCRA-4の実装(再構成アーキテクチャ,FPGA応用及び一般) 片桐 徹, 天野 英晴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 動的再構成プロセッサ(DRPA:Dynamically Reconfigurable Processor Array)は,そのエネルギー効率の高さにより組み込みデバイスのアクセラレータとして優れているが,最近の組み込みデバイスは高い性能を必要とするため,必ずしもこれに対応できていない.そこで,本報告では,まずDRPAのPEアレイの接続方式の変更,PE(Processing Element)のパイプライン化による動作周波数の向上を行った.次に,複数のPE間にまたがるデータハザードを原因とするストールに対処するため,Tiny Vector命令を提案した.この二つの改善手法により,ベースアーキテクチャと比較して約4倍の性能を実現することができた. |
| 抄録(英) | Although Dynamically Reconfigurable Processor Arrays (DRPAs) are advantageous for embedded devices because of their high energy efficiency, some of recent mobile devices are often required to execute performance centric jobs. In order to increase the clock frequency, introducing pipelined structure into each PE is a straight forward way, but the frequent pipeline stall will be caused by the data hazard between multiple PEs. In order to mitigate the influence of data hazard between PEs, a tiny vector instruction mechanism is introduced. With a single vector instruction, a small number of data are continuously processed in the pipeline of the PE. The pipeline stalls are removed without increasing the number of hardware contexts, thus the amount of configuration data. MuCCRA-4 with tiny vector instructions improves the performance by almost 4 times as the base DRPA(MuCCRA-3). |
| キーワード(和) | 動的再構成プロセッサ / パイプライン化 / ベクタ命令 |
| キーワード(英) | Dynamically Reconfigurable Processor / Pipeline structure / Vector instruction |
| 資料番号 | VLD2013-122,CPSY2013-93,RECONF2013-76 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2014/1/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的再構成プロセッサMuCCRA-4の実装(再構成アーキテクチャ,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Implementation of MuCCRA-4 : Dynamically Reconfigurable Processor Array |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的再構成プロセッサ / Dynamically Reconfigurable Processor |
| キーワード(2)（和/英） | パイプライン化 / Pipeline structure |
| キーワード(3)（和/英） | ベクタ命令 / Vector instruction |
| 第 1 著者 氏名（和/英） | 片桐 徹 / Toru KATAGIRI |
| 第 1 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 2 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 発表年月日 | 2014-01-29 |
| 資料番号 | VLD2013-122,CPSY2013-93,RECONF2013-76 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 417 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |