| 講演名 | 2014-01-16 カスケード位相比較器を用いたミリ波PLLシンセサイザ(一般講演,パワーデバイス及び超高周波デバイス/マイクロ波一般) 松村 宏志, 川野 陽一, 佐藤 優, 大島 武典, 志村 利宏, 鈴木 俊秀, 大橋 洋二, 原 直紀, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | カスケード位相比較器を用いた新しいPLLアーキテクチャを提案する。このアーキテクチャは低位相雑音と低スプリアスを同時に実現することができる。このアーキテクチャに基づいた79GHz帯PLLシンセサイザを、65nm CMOSテクノロジを用いて開発した。試作した結果、非常に低い位相雑音-90.0dBc/Hz(オフセット周波数1MHz)を達成した。リファレンス発振器は、49MHzの水晶振動子を外付けにしたCMOS発振器である。また、リファレンス・スプリアスについて、離調周波数49MHzで-29.3dBc、98MHzで-36.0dBcの低スプリアス特性を確認した。 |
| 抄録(英) | We present a novel millimeter-wave PLL architecture with cascaded phase detectors. It realizes low phase noise and low spurious characteristics concurrently. The 79-GHz band PLL synthesizer with the proposed architecture is developed in 65-nm CMOS technology. It achieves a phase noise of -90.0 dBc/Hz at 1 MHz offset and a normalized phase noise of -231.2 dBc/Hz^2 at 1 MHz offset with a 49-MHz on-chip reference oscillator. It exhibits lower reference spurs of -29.3 dBc at 49 MHz and -36.0 dBc at 98 MHz. |
| キーワード(和) | 位相同期回路 / 位相比較器 / 位相雑音 / ミリ波集積回路 / CMOS集積回路 |
| キーワード(英) | Phase locked loops / Phase detection / Phase noise / Millimeter-wave integrated circuits / CMOS integrated circuits |
| 資料番号 | ED2013-114,MW2013-179 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2014/1/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | カスケード位相比較器を用いたミリ波PLLシンセサイザ(一般講演,パワーデバイス及び超高周波デバイス/マイクロ波一般) |
| サブタイトル（和） | |
| タイトル（英） | Novel Millimeter-wave PLL Synthesizer with Cascaded Phase Detectors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 位相同期回路 / Phase locked loops |
| キーワード(2)（和/英） | 位相比較器 / Phase detection |
| キーワード(3)（和/英） | 位相雑音 / Phase noise |
| キーワード(4)（和/英） | ミリ波集積回路 / Millimeter-wave integrated circuits |
| キーワード(5)（和/英） | CMOS集積回路 / CMOS integrated circuits |
| 第 1 著者 氏名（和/英） | 松村 宏志 / Hiroshi Matsumura |
| 第 1 著者 所属（和/英） | 富士通株式会社 Fujitsu Limited |
| 第 2 著者 氏名（和/英） | 川野 陽一 / Yoichi Kawano |
| 第 2 著者 所属（和/英） | 富士通株式会社 Fujitsu Limited |
| 第 3 著者 氏名（和/英） | 佐藤 優 / Masaru Sato |
| 第 3 著者 所属（和/英） | 富士通株式会社 Fujitsu Limited |
| 第 4 著者 氏名（和/英） | 大島 武典 / Takenori Ohshima |
| 第 4 著者 所属（和/英） | 富士通株式会社 Fujitsu Limited |
| 第 5 著者 氏名（和/英） | 志村 利宏 / Toshihiro Shimura |
| 第 5 著者 所属（和/英） | 富士通株式会社 Fujitsu Limited |
| 第 6 著者 氏名（和/英） | 鈴木 俊秀 / Toshihide Suzuki |
| 第 6 著者 所属（和/英） | 富士通株式会社 Fujitsu Limited |
| 第 7 著者 氏名（和/英） | 大橋 洋二 / Yoji Ohashi |
| 第 7 著者 所属（和/英） | 富士通株式会社 Fujitsu Limited |
| 第 8 著者 氏名（和/英） | 原 直紀 / Naoki Hara |
| 第 8 著者 所属（和/英） | 株式会社富士通研究所 Fujitsu Laboratories Ltd. |
| 発表年月日 | 2014-01-16 |
| 資料番号 | ED2013-114,MW2013-179 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 378 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |