| 講演名 | 2013-09-13 FDTD法を用いた暗号サイドチャネルリークの設計評価手法 浅井 稔也, 吉川 雅弥, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 暗号ハードウェアに対するサイドチャネル攻撃は,近年盛んに研究され,対策法が提案されてきた。製品に暗号ハードウェアを搭載するにあたり,電力解析攻撃や電磁波解析攻撃に対する攻撃耐性が製品として適切かどうかを設計時に評価しておく必要がある。攻撃シミュレーションの為には十分な回数の暗号化シミュレーションで得られた波形データが必要となるが,シミュレーション負荷が大きく,この作業はさほど容易ではない。本研究では,電力解析攻撃に比べてシミュレーションが困難である電磁波解析攻撃の設計評価方法を提案する。本提案手法では,暗号処理LSIを実装した基板の電磁波解析攻撃に対する耐性をLSIと基板の設計工程で評価する。その為に,LSIのネットリストと基板の簡易モデルを使い,回路シミュレータ,およびFDTD法による電磁界シミュレータで求めた応答波形から攻撃時の電磁波観測波形を予測して評価を行う手法を提案する。また,試作LSIの評価を通じて本手法の有効性を確認した。 |
| 抄録(英) | The side-channel attacks against cryptographic hardware, is studied in recent years, and various countermeasures have been proposed. In design of cryptographic hardware, it should be evaluated at design time whether if an attack resistance of power and electromagnetic analysis attack meets product specifications. But, generally it is not an easy task to acquire a large amount of waveforms enough for attack simulation. In this study, we propose a design time evaluation method of electromagnetic analysis attack simulation, which is more complicated than the power analysis attack simulation. The proposed method enables an evaluation of resistance against the electromagnetic analysis attack in the LSI and PCB design time. Specifically, it is evaluated by predicting the electromagnetic waveform from the response waveforms by a circuit simulation and a FDTD EM simulation that include LSI net list and a simplified PCB model. Experiments using prototype LSI verified the validity of the proposed method. |
| キーワード(和) | サイドチャネル攻撃 / 電磁波解析攻撃 / FDTDシミュレーション |
| キーワード(英) | Side channel attack / Electromagnetic Analysis Attack / FDTD simulation |
| 資料番号 | ISEC2013-51 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ISEC |
|---|---|
| 開催期間 | 2013/9/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Information Security (ISEC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FDTD法を用いた暗号サイドチャネルリークの設計評価手法 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation for cryptographic side channel leak using FDTD simulation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | サイドチャネル攻撃 / Side channel attack |
| キーワード(2)（和/英） | 電磁波解析攻撃 / Electromagnetic Analysis Attack |
| キーワード(3)（和/英） | FDTDシミュレーション / FDTD simulation |
| 第 1 著者 氏名（和/英） | 浅井 稔也 / Toshiya ASAI |
| 第 1 著者 所属（和/英） | 名城大学理工学部情報工学科 Dept. of Information Engineering, Meijo University |
| 第 2 著者 氏名（和/英） | 吉川 雅弥 / Masaya YOSHIKAWA |
| 第 2 著者 所属（和/英） | 名城大学理工学部情報工学科 Dept. of Information Engineering, Meijo University |
| 発表年月日 | 2013-09-13 |
| 資料番号 | ISEC2013-51 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 217 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |