| 講演名 | 2013-10-08 製造後遅延調整機能を持つRDRアーキテクチャ向け高位合成手法の評価(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般) 萩尾 勇太, 柳澤 政生, 戸川 望, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | LSIの微細加工技術の進歩により配線遅延の拡大や製造時の遅延ばらつきによるタイミング違反が問題となっている.とりわけ配線遅延がゲート遅延と比較して相対的に増加しており高位合成段階でいかに配線遅延を取り扱うかが鍵となる.また,製造時の遅延ばらつきに対応するために,従来は過剰なマージンの挿入,統計的静的遅延解析などが適用されてきたが,性能低下しない手法としてチップ製造後の回路チューニングが提案されている.このような背景に基づき,配線遅延の拡大や製造時の遅延ばらつきの双方に対応した高位合成として,製造後遅延調整機能を持つRDRアーキテクチャ向け高位合成手法を提案した.本稿では,提案手法の有効性を検証するため計算機実験をし,従来手法と比較することで提案手法を評価する.また,回路面積を最小化するために提案手法では類似化のステップを設けているが,その有効性についても検証する.計算機実験により,提案手法は従来手法と比較して遅延ばらつき発生時の実行時間を最大42.9%削減できることを確認した. |
| 抄録(英) | As device feature size drops, interconnection delays often exceed gate delays. We have to incorporate interconnection delays even in high-level synthesis. Using RDR architectures is one of the effective solutions to this problem. At the same time, process and delay variation also becomes a serious problem which may result in several timing errors. How to deal with this problem is another key issue in high-level synthesis. Thus, we have proposed a high-level synthesis algorithm with post-silicon delay tuning for RDR architectures. In this paper, we evaluate our high-level synthesis algorithm comparing several existing algorithms considering several situations. Experimental results show that our algorithm successfully reduces delayed scheduling/binding latency by up to 42.9% compared with the conventional approach. |
| キーワード(和) | 遅延ばらつき / 製造後調整 / 高位合成 |
| キーワード(英) | Process and Delay Variation / Post-Silicon Tuning / High-Level Synthesis |
| 資料番号 | VLD2013-54,ICD2013-78,IE2013-54 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2013/9/30(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 製造後遅延調整機能を持つRDRアーキテクチャ向け高位合成手法の評価(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A High-Level Synthesis Algorithm with Post-Silicon Delay Tuning for RDR Architectures and its Experimental Evaluations |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 遅延ばらつき / Process and Delay Variation |
| キーワード(2)（和/英） | 製造後調整 / Post-Silicon Tuning |
| キーワード(3)（和/英） | 高位合成 / High-Level Synthesis |
| 第 1 著者 氏名（和/英） | 萩尾 勇太 / Yuta HAGIO |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Dept. of Computer Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Dept. of Computer Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Dept. of Computer Science and Engineering, Waseda University |
| 発表年月日 | 2013-10-08 |
| 資料番号 | VLD2013-54,ICD2013-78,IE2013-54 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 236 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |