| 講演名 | 2013-10-07 2相ハンドシェイクプロトコル非同期式回路向けマルチクロック・マルチエッジトリガ・フリップフロップの提案(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般) 今井 雅, 米田 友洋, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 要求一応答ハンドシェイクに基づいて動作する非同期式回路の代表的なハンドシェイクプロトコルには2相と4相がある。2相は初期化のオーバーヘッドがないが、遷移論理であるため回路の実現が複雑になりやすい。本稿では2相ハンドシェイクプロトコルに基づく制御回路の実現を容易にするマルチクロック・マルチエッジトリガ・フリップフロップを提案する。提案したフリップフロップを用いると、2相ハンドシェイク信号を直接扱うことができ、制御回路を容易に設計することができる。本稿ではPTM 22nm HPプロセステクノロジを用いて回路単体の性能と実回路に適用した結果を示す。 |
| 抄録(英) | There are mainly two types of handshaking protocols in asynchronous circuit design; 2-phase handshaking protocol and 4-phase handshaking protocol. It may be difficult to implement the 2-phase handshaking circuits since they are based on the transition signaling, while they have no return-to-zero overhead. This paper proposes double-clock and dual-edge-triggered flip-flops for designing simple control circuits based on the two-phase handshaking protocol. They can directly deal with the two-phase handshaking signals, resulting in simple control circuits. The performance and the design constraints of the proposed flip-flops have been evaluated using the PTM 22nm HP device parameters. |
| キーワード(和) | 2相ハンドシェイクプロトコル / マルチクロックFF / デュアルエッジFF / 非同期式回路 |
| キーワード(英) | 2-phase handshake protocol / Double-clock FF / Dual-edge-triggered FF / Asynchronous circuits |
| 資料番号 | VLD2013-47,ICD2013-71,IE2013-47 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2013/9/30(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 2相ハンドシェイクプロトコル非同期式回路向けマルチクロック・マルチエッジトリガ・フリップフロップの提案(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Proposal of Double-clock and Dual-Edge-Triggered Flip-flops for Asynchronous Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 2相ハンドシェイクプロトコル / 2-phase handshake protocol |
| キーワード(2)（和/英） | マルチクロックFF / Double-clock FF |
| キーワード(3)（和/英） | デュアルエッジFF / Dual-edge-triggered FF |
| キーワード(4)（和/英） | 非同期式回路 / Asynchronous circuits |
| 第 1 著者 氏名（和/英） | 今井 雅 / Masashi IMAI |
| 第 1 著者 所属（和/英） | 弘前大学 Hirosaki University |
| 第 2 著者 氏名（和/英） | 米田 友洋 / Tomohiro YONEDA |
| 第 2 著者 所属（和/英） | 国立情報学研究所 National Institute of Informatics |
| 発表年月日 | 2013-10-07 |
| 資料番号 | VLD2013-47,ICD2013-71,IE2013-47 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 236 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |