講演名 | 2013-08-02 時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用) 宮下 大輔, 山城 遼, 橋吉 和典, 小林 弘幸, 香西 昌平, 大脇 幸人, 畝川 康夫, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | アナログ信号処理は一本の配線で多ビットを同時に表現することができるため、一本の配線で1ビットの情報しか表現できないデジタル信号処理に比べて高効率な信号処理を実行できる可能性がある。我々は新たなアナログ信号処理技術として、アナログ値として時間を用いた時間領域アナログ&デジタル混成信号処理技術を開発した。デジタル回路用の論理ゲートのみで構成できるため、一般的なデジタル回路設計フローで設計することが可能でスケーラビリティにも優れる。この技術を適用した低密度パリティチェック符号の復号回路を、65nm CMOSプロセスで実際に試作し、その効果を実証した。 |
抄録(英) | Analog computation is potentially more efficient in certain arithmetic operations since a single wire can represent multiple bits of information. We developed a time-domain analog and digital mixed-signal processing technique which employs time as analog quantity and is fully compatible with digital signal processing. We demonstrated the effectiveness of the technique by fabricating a test chip of a (32, 8) low-density parity-check code decoder in a 65 nm CMOS technology. |
キーワード(和) | アナログ信号処理 / 低密度パリティチェック符号 / LDPC復号回路 / 時間デジタル変換回路 |
キーワード(英) | Analog computation / low-density parity-check (LDPC) code / LDPC decoder / time-to-digital converter (TDC) |
資料番号 | SDM2013-79,ICD2013-61 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2013/7/25(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用) |
サブタイトル(和) | |
タイトル(英) | An LDPC Decoder with Time Domain Analog and Digital Mixed Signal Processing |
サブタイトル(和) | |
キーワード(1)(和/英) | アナログ信号処理 / Analog computation |
キーワード(2)(和/英) | 低密度パリティチェック符号 / low-density parity-check (LDPC) code |
キーワード(3)(和/英) | LDPC復号回路 / LDPC decoder |
キーワード(4)(和/英) | 時間デジタル変換回路 / time-to-digital converter (TDC) |
第 1 著者 氏名(和/英) | 宮下 大輔 / Daisuke MIYASHITA |
第 1 著者 所属(和/英) | 株式会社東芝 Toshiba Corporation |
第 2 著者 氏名(和/英) | 山城 遼 / Ryo YAMAKI |
第 2 著者 所属(和/英) | 株式会社東芝 Toshiba Corporation |
第 3 著者 氏名(和/英) | 橋吉 和典 / Kazunori HASHIYOSHI |
第 3 著者 所属(和/英) | 東芝マイクロエレクトロニクス Toshiba Microelectronics Corporation |
第 4 著者 氏名(和/英) | 小林 弘幸 / Hiroyuki KOBAYASHI |
第 4 著者 所属(和/英) | 株式会社東芝 Toshiba Corporation |
第 5 著者 氏名(和/英) | 香西 昌平 / Shouhei KOUSAI |
第 5 著者 所属(和/英) | 株式会社東芝 Toshiba Corporation |
第 6 著者 氏名(和/英) | 大脇 幸人 / Yukihito OOWAKI |
第 6 著者 所属(和/英) | 株式会社東芝 Toshiba Corporation |
第 7 著者 氏名(和/英) | 畝川 康夫 / Yasuo UNEKAWA |
第 7 著者 所属(和/英) | 株式会社東芝 Toshiba Corporation |
発表年月日 | 2013-08-02 |
資料番号 | SDM2013-79,ICD2013-61 |
巻番号(vol) | vol.113 |
号番号(no) | 173 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |