講演名 | 2013-08-02 低コスト・マルチVt非対称Halo MOSによるVmin改善とスタンバイリーク低減を実現した45nm 6T-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用) 新居 浩二, 薮内 誠, 藤原 英弘, 塚本 康正, 石井 雄一郎, 松村 哲哉, 松田 吉雄, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | マルチVt非対称Halo MOSを適用した高密度6T-SRAMを提案する。Haloインプラ工程で追加するフォトマスクを工夫することで追加マスク数を2枚に削減し、低コスト化を図る。45mm世代の6T-SRAMビットセルに適用し、面積オーバーヘッドを無くすことで0.37μm^2のセルサイズを実現した。設計試作した4-Mbit SRAMを評価した結果、最低動作電圧は50mV改善し、53%のスタンバイリーク電流削減を確認できた。 |
抄録(英) | We propose an enhanced high-density 6T-SRAM bitcell with multi-V_t asymmetric halo implant dose MOSFET (AH-MOS) by introducing additional masks. Modified mask structure contributes to reduce the number of halo implant dose masks and achieves dense 0.37 μm^2 6T-SRAM bitcell without any area overhead, shrinking to a half size of our previous work. 4-Mbit SRAM test chips are fabricated using 45-nm bulk CMOS technology. Combining with write assist circuitry, the V_ |
キーワード(和) | SRAM / 6T / 45mm / 非対称Halo / SNM / アシスト / 読出しマージン / 書込みマージン |
キーワード(英) | SRAM / 6T / 45nm / Asymmetric halo / SNM / Assist / Read margin / Write margin |
資料番号 | SDM2013-76,ICD2013-58 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2013/7/25(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 低コスト・マルチVt非対称Halo MOSによるVmin改善とスタンバイリーク低減を実現した45nm 6T-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用) |
サブタイトル(和) | |
タイトル(英) | A cost-effective 45nm 6T-SRAM reducing 50mV Vmin and 53% standby leakage with multi-Vt asymmetric halo MOS and write assist circuitry |
サブタイトル(和) | |
キーワード(1)(和/英) | SRAM / SRAM |
キーワード(2)(和/英) | 6T / 6T |
キーワード(3)(和/英) | 45mm / 45nm |
キーワード(4)(和/英) | 非対称Halo / Asymmetric halo |
キーワード(5)(和/英) | SNM / SNM |
キーワード(6)(和/英) | アシスト / Assist |
キーワード(7)(和/英) | 読出しマージン / Read margin |
キーワード(8)(和/英) | 書込みマージン / Write margin |
第 1 著者 氏名(和/英) | 新居 浩二 / Koji NII |
第 1 著者 所属(和/英) | ルネサスエレクトロニクス:金沢大学 Renesas Electronics Corporation:Kanazawa University |
第 2 著者 氏名(和/英) | 薮内 誠 / Makoto YABUUCHI |
第 2 著者 所属(和/英) | ルネサスエレクトロニクス:金沢大学 Renesas Electronics Corporation:Kanazawa University |
第 3 著者 氏名(和/英) | 藤原 英弘 / Hidehiro FUJIWARA |
第 3 著者 所属(和/英) | ルネサスエレクトロニクス Renesas Electronics Corporation |
第 4 著者 氏名(和/英) | 塚本 康正 / Yasumasa TSUKAMOTO |
第 4 著者 所属(和/英) | ルネサスエレクトロニクス Renesas Electronics Corporation |
第 5 著者 氏名(和/英) | 石井 雄一郎 / Yuichiro ISHII |
第 5 著者 所属(和/英) | ルネサスエレクトロニクス:金沢大学 Renesas Electronics Corporation:Kanazawa University |
第 6 著者 氏名(和/英) | 松村 哲哉 / Tetsuya MATSUMURA |
第 6 著者 所属(和/英) | 日本大学 Nihon University |
第 7 著者 氏名(和/英) | 松田 吉雄 / Yoshio MATSUDA |
第 7 著者 所属(和/英) | 金沢大学 Kanazawa University |
発表年月日 | 2013-08-02 |
資料番号 | SDM2013-76,ICD2013-58 |
巻番号(vol) | vol.113 |
号番号(no) | 173 |
ページ範囲 | pp.- |
ページ数 | 5 |
発行日 |