| 講演名 | 2013-08-02 0.72ns高速読出しと50%電力削減を実現する2Tペアビットセル・カラムソース線バイアス制御方式の28nmマスクROM(低電圧/低消費電力技術,新デバイス・回路とその応用) 梅本 由紀子, 新居 浩二, 石川 次郎, 薮内 誠, 塚本 康正, 田中 信二, 田中 浩司, 森 和孝, 柳沢 一正, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 高速読出しと消費電力削減を実現する2Tペアビットセル・カラムソース線バイアス(CSB)制御方式を提案する。28nm high-kメタルゲートCMOSプロセスを用いて、1MbのROMマクロを試作し、近年の高速SRAMと同等のアクセス時間、0.85Vで0.72nsを達成した。消費電力は、従来のROMマクロに対し、50%削減された。また、スタンバイ動作時のリーク電流も、従来ROMマクロの半分にすることができる。 |
| 抄録(英) | We propose a new 2T mask read only memory (ROM) with dynamic column source bias control technique, which enables achieving both high-speed operation and low power consumption. It is also possible to overcome the inherent problem of crosstalk between the bitlines. The fabricated 128-kb ROM macro using 28-nm high-k and metal-gate CMOS bulk technology realizes 0.72 ns read access time at the typical 0.85-V supply voltage, which is comparable to that of recent highspeed embedded static random access memories. The measured dynamic power dissipation is reduced by 50% compared to the conventional 2T ROM. The standby leakage can also be reduced to half that of conventional macros. |
| キーワード(和) | 28nm / CMOS / Memory / 内蔵ROM / 2Tペアビットセル / 高速読出し / 低電力ソース線バイアス制御 |
| キーワード(英) | 28nm / CMOS / Memory / Embedded ROM / 2T ROM bitcell / High speed / Low power source bias control |
| 資料番号 | SDM2013-77,ICD2013-59 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2013/7/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 0.72ns高速読出しと50%電力削減を実現する2Tペアビットセル・カラムソース線バイアス制御方式の28nmマスクROM(低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | 28nm 50% Power-Reducing Contacted Mask Read Only Memory Macro With 0.72ns Read Access Time Using 2T Pair Bitcell and Dynamic Column Source Bias Control Technique |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 28nm / 28nm |
| キーワード(2)（和/英） | CMOS / CMOS |
| キーワード(3)（和/英） | Memory / Memory |
| キーワード(4)（和/英） | 内蔵ROM / Embedded ROM |
| キーワード(5)（和/英） | 2Tペアビットセル / 2T ROM bitcell |
| キーワード(6)（和/英） | 高速読出し / High speed |
| キーワード(7)（和/英） | 低電力ソース線バイアス制御 / Low power source bias control |
| 第 1 著者 氏名（和/英） | 梅本 由紀子 / Yukiko UMEMOTO |
| 第 1 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 2 著者 氏名（和/英） | 新居 浩二 / Koji NII |
| 第 2 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 3 著者 氏名（和/英） | 石川 次郎 / Jiro ISHIKAWA |
| 第 3 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 4 著者 氏名（和/英） | 薮内 誠 / Makoto YABUUCHI |
| 第 4 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 5 著者 氏名（和/英） | 塚本 康正 / Yasumasa TSUKAMOTO |
| 第 5 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 6 著者 氏名（和/英） | 田中 信二 / Shinji TANAKA |
| 第 6 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 7 著者 氏名（和/英） | 田中 浩司 / Koji TANAKA |
| 第 7 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 8 著者 氏名（和/英） | 森 和孝 / Kazutaka MORI |
| 第 8 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 第 9 著者 氏名（和/英） | 柳沢 一正 / Kazumasa YANAGISAWA |
| 第 9 著者 所属（和/英） | ルネサスエレクトロニクス Renesas Electronics Corporation |
| 発表年月日 | 2013-08-02 |
| 資料番号 | SDM2013-77,ICD2013-59 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 172 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |