| 講演名 | 2013-08-01 マルチ・ゲート酸化膜を備え自己整合プロセスを用いたDual Work Function (DWF) MOSFETsの低消費RFアプリケーションに対するスケーリングの方針(低電圧/低消費電力技術,新デバイス・回路とその応用) 宮田 俊敬, 川中 繁, 外園 明, 大黒 達也, 豊島 義明, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 汎用CMOSプロセスを用いて、ゲート長が100nmの自己整合的なDual Work Function (DWF)-MOSFET を今回初めて試作した。この結果から、トランスコンダクタンス(GM)及びドレインコンダクタンス(GD)の向上だけでなく、複数のゲート絶縁膜を有したDWF-MOSFET構造により動作電圧のマージンを広げることが可能となる。またTCAD解析により、RFアプリケーションに対する低消費電力化の潜在能力を示し、DWF-MOSFET動作による従来のスケーリングとは異なるアプローチを明示する。 |
| 抄録(英) | Dual Work Function (DWF)-MOSFET of 100 nm gate length device with self-aligned integration scheme was demonstrated utilizing conventional CMOS platform process for the first time. Here, we obtained not only the improved transconductance (GM) and drain conductance (GD), but also the enlarged operation voltage window employing multi gate oxide structure combined with DWF-MOSFET gate stack. Also, the discriminative features of DWF-MOSFET operation were revealed by TCAD analysis indicating the potential ability of reduced power consumption for RF applications. |
| キーワード(和) | RFトランジスタ / Dual Work Function FET / DWF-FET / Multi Gate Oxide Dual Work Function / MGO-DWF-FET |
| キーワード(英) | RF transistor / Dual Work Function FET / DWF-FET / Multi Gate Oxide Dual Work Function / MGO-DWF-FET |
| 資料番号 | SDM2013-67,ICD2013-49 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2013/7/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | マルチ・ゲート酸化膜を備え自己整合プロセスを用いたDual Work Function (DWF) MOSFETsの低消費RFアプリケーションに対するスケーリングの方針(低電圧/低消費電力技術,新デバイス・回路とその応用) |
| サブタイトル（和） | |
| タイトル（英） | Scaling Strategy for Low Power RF Applications with Multi Gate Oxide Dual Work function (DWF) MOSFETs Utilizing Self-Aligned Integration Scheme |
| サブタイトル（和） | |
| キーワード(1)（和/英） | RFトランジスタ / RF transistor |
| キーワード(2)（和/英） | Dual Work Function FET / Dual Work Function FET |
| キーワード(3)（和/英） | DWF-FET / DWF-FET |
| キーワード(4)（和/英） | Multi Gate Oxide Dual Work Function / Multi Gate Oxide Dual Work Function |
| キーワード(5)（和/英） | MGO-DWF-FET / MGO-DWF-FET |
| 第 1 著者 氏名（和/英） | 宮田 俊敬 / Toshitaka MIYATA |
| 第 1 著者 所属（和/英） | 株式会社東芝セミコンダクター&ストレージ社 Toshiba Corporation Semiconductor & Storage Products Company |
| 第 2 著者 氏名（和/英） | 川中 繁 / Shigeru KAWANAKA |
| 第 2 著者 所属（和/英） | 株式会社東芝セミコンダクター&ストレージ社 Toshiba Corporation Semiconductor & Storage Products Company |
| 第 3 著者 氏名（和/英） | 外園 明 / Akira HOKAZONO |
| 第 3 著者 所属（和/英） | 株式会社東芝セミコンダクター&ストレージ社 Toshiba Corporation Semiconductor & Storage Products Company |
| 第 4 著者 氏名（和/英） | 大黒 達也 / Tatsuya OHGURO |
| 第 4 著者 所属（和/英） | 株式会社東芝セミコンダクター&ストレージ社 Toshiba Corporation Semiconductor & Storage Products Company |
| 第 5 著者 氏名（和/英） | 豊島 義明 / Yoshiaki TOYOSHIMA |
| 第 5 著者 所属（和/英） | 株式会社東芝セミコンダクター&ストレージ社 Toshiba Corporation Semiconductor & Storage Products Company |
| 発表年月日 | 2013-08-01 |
| 資料番号 | SDM2013-67,ICD2013-49 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 172 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |