| 講演名 | 2013-09-19 バックゲートバイアス制御技術を用いた低電力リコンフィギャラブルアクセラレータの設計(リコンフィギャラプルアーキテクチャ(2),リコンフィギャラブルシステム,一般) 蘇 洪亮, 王 蔚涵, 天野 英晴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年、大きなProcessing Element(PE) arrayを持っているアクセラレータのリーク電流は深刻な問題となっている。これに応じて、バックゲートバイアスをコントロールする低電力リコンフィギャラブルアクセラレータが当研究室で実装し、評価を行った。CMA-bbでは、μコントローラとPE arrayのバックゲートバイアスは独立してコントロール可能である。アイドルモード時に、μコントローラとPE arrayにリバースバイアスをかけることにより、リーク電流を抑えることができる。高機能を要求される時に、フォワードバイアスをかけることで、クロック周波数を増加させる。演算に使われるアプリケーションにおいて、PE arrayにリバースバイアスをかけることにより、動的電力が抑えられる。一方、PE arrayにフォワードバイアスをかけることにより、電力を大きく増加せずに機能が向上できる。実際のチップは65nm低い漏出適用のプロセスを応用されている。実機評価の結果は、リバースバイアスをかけることにより、リーク電流は300μAまで抑えられる。また、フォワードバイアスをかけることにより、動的 電力は21%増加することと共に、動作周波数は39MHzから50MHzまで増加できる。演算に使われるアプリケーションにおいて、PE arrayにリバースバイアスをかけることにより、動的電力は8%から9.4%まで抑えられた。 |
| 抄録(英) | Leakage power is a serious problem especially for accerelators which use a large size Processing Element (PE) array. Here, a low power reconfigurable accelerator called Cool Mega Array (CMA) with back-gate bias control (CMA-bb) is implemented and evaluated. In CMA-bb, the back-gate bias of the microcontroller and PE array can be controlled independently. In the idle mode, reverse bias is given to the both parts to suppress the leakage current. When high performance is required, forward bias is used to increase the clock frequency. For simple applications, the operational power can be suppressed by using reverse bias only in the PE array. On the other hand, by giving forward bias to the PE array, the performance can be increased with a small increases of the power in the computation centric applications. The real chip is implemented with a 65nm experimental process for low leakage applications. The evaluation results show that the leakage current can be suppressed to 300μA by using the reverse bias. The operational frequency is increased from 39MHz to 50MHz with up to 21% increase of operational power by using the forward bias. For simple applications, 8% to 9.4% of operational power is saved by giving reverse bias only to the PE array. |
| キーワード(和) | リーク電流削減 / アクセラレータ / バックゲートバイアス制御 |
| キーワード(英) | Corase Grained Reconfigurable Processor / Leakage Power Reduction / Back-gate Bias Control |
| 資料番号 | RECONF2013-26 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2013/9/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | バックゲートバイアス制御技術を用いた低電力リコンフィギャラブルアクセラレータの設計(リコンフィギャラプルアーキテクチャ(2),リコンフィギャラブルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | A Low power Reconfigurable Accelerator using a Back-gate Bias Control Technique |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リーク電流削減 / Corase Grained Reconfigurable Processor |
| キーワード(2)（和/英） | アクセラレータ / Leakage Power Reduction |
| キーワード(3)（和/英） | バックゲートバイアス制御 / Back-gate Bias Control |
| 第 1 著者 氏名（和/英） | 蘇 洪亮 / Hongliang SU |
| 第 1 著者 所属（和/英） | 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 王 蔚涵 / Weihan WANG |
| 第 2 著者 所属（和/英） | 慶應義塾大学大学理工学部 Faculty of Science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 3 著者 所属（和/英） | 慶應義塾大学大学理工学部 Faculty of Science and Technology, Keio University |
| 発表年月日 | 2013-09-19 |
| 資料番号 | RECONF2013-26 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 221 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |