| 講演名 | 2013-09-18 低消費電力プロセッサのための限定的動的再構成アーキテクチャ(リコンフィギャラプルアーキテクチャ(1),リコンフィギャラブルシステム,一般) 平尾 岳志, 金 多厚, 肥田 格, 浅井 哲也, 本村 真人, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 高性能・高エネルギー効率のプロセッサを実現するアプローチとして、対象プログラムのホットパスを可変構造のデータパスにマッピングしアクセラレートするリコンフィギュラブルプロセッサが注目されている。本稿では、処理の内容が多岐にわたり、かつ低消費電力性が強く求められる組込み用途をターゲットとし、Control-Flow Driven Data-Flow Switching (CDDS)可変データパスアーキテクチャを提案する。このアーキテクチャは、(1)動的再構成を必要最小限な範囲に限定することで、柔軟性と低消費電力性の両立を目指す、(2)既存命令列をそのままデータパスにマッピングすることで、既存アーキテクチャからスムーズに移行可能なリコンフィギュラブルプロセッサを目指す、の2点をその特徴とする。小規模なプログラムによる予備評価の結果、CDDSアクセラレータは、ベースプロセッサに比べ、約3～6倍の性能電力比の向上を達成することができた。 |
| 抄録(英) | Reconfigurable processors have widely attracted attention as an approach to realize high-performance and highly energy-efficient processors that map a target program's hot path to a reconfigurable data path. In this paper, we propose a Control-Flow Driven Data-Flow Switching (CDDS) variable data path architecture for embedded applications that demand extremely low power consumption in a wide range of uses. This architecture is characterized by following two features:(1) achieving both flexibility and low energy consumption by limiting the scope of the dynamic reconfiguration,(2) realizing smooth migration from the existing architecture by mapping the existing instruction sequence to the data path. Preliminary evaluation on small programs have revealed that the CDDS accelerator achieves approximately 3 to 6 times the performance/power improvements, compared to a base processor. |
| キーワード(和) | リコンフィギュラブルシステム / プロセッサアーキテクチャ / 組込みシステム |
| キーワード(英) | Reconfigurable system / Processor architecture / Embedded system |
| 資料番号 | RECONF2013-24 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2013/9/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低消費電力プロセッサのための限定的動的再構成アーキテクチャ(リコンフィギャラプルアーキテクチャ(1),リコンフィギャラブルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | A Restricted Dynamically Reconfigurable Architecture for Low Power Processors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギュラブルシステム / Reconfigurable system |
| キーワード(2)（和/英） | プロセッサアーキテクチャ / Processor architecture |
| キーワード(3)（和/英） | 組込みシステム / Embedded system |
| 第 1 著者 氏名（和/英） | 平尾 岳志 / Takeshi HIRAO |
| 第 1 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology(IST), Hokkaido University |
| 第 2 著者 氏名（和/英） | 金 多厚 / Dahoo KIM |
| 第 2 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology(IST), Hokkaido University |
| 第 3 著者 氏名（和/英） | 肥田 格 / ITARU Hida |
| 第 3 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology(IST), Hokkaido University |
| 第 4 著者 氏名（和/英） | 浅井 哲也 / Tetsuya ASAI |
| 第 4 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology(IST), Hokkaido University |
| 第 5 著者 氏名（和/英） | 本村 真人 / Masato MOTOMURA |
| 第 5 著者 所属（和/英） | 北海道大学大学院情報科学研究科 Graduate School of Information Science and Technology(IST), Hokkaido University |
| 発表年月日 | 2013-09-18 |
| 資料番号 | RECONF2013-24 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 221 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |