| 講演名 | 2013-06-13 スケーラブルDVCにおける変換量子化回路のVLSI設計(スマートパーソナルシステム,一般) 田中 鳴海, 岡田 雅司, 迫水 和仁, 尾上 孝雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本研究ではDistributed Video Codingエンコーダの組込みシステムの実現を目指しており,最も支配的な演算量を占める変換量子化部のハードウェア化に向けたアーキテクチャの検討と実装を行う.本論文で提案するアーキテクチャでは,変換量子化部における画素毎の独立した処理を並列実装することで処理の高速化を図り,演算の一部をハードウェアに適した等価な演算に置き換えることで回路規模の削減を行なっている.提案アーキテクチャはVerilog HDLを用いて実装しており,その結果,解像度1920×1080画素,30fpsの動画において実時間処理が可能であることを示した. |
| 抄録(英) | In this research, we aim to realize an embedded system for distributed video coding (DVC) encoder. Since transform and quantization processes of DVC encoding are the most dominant, we discuss architecture for its hardware implementation. In the proposed architecture, the transform and quantization processes are implemented in parallel by processing multiple pixels simultaneously, and the resource utilization is reduced by replacing equations used in DVC encoding with equivalent ones, which are suitable for hardware implementation. We implemented our architecture with Verilog HDL and evaluated it. In the experimental result, our hardware implementation achieved 30 fps encoding performance for 1920 × 1080 resolution videos. |
| キーワード(和) | Distributed Video Coding / 変換 / 量子化 / VLSIアーキテクチャ |
| キーワード(英) | Distributed Video Coding / transform / quantization / VLSI architecture |
| 資料番号 | SIS2013-8 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIS |
|---|---|
| 開催期間 | 2013/6/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Smart Info-Media Systems (SIS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | スケーラブルDVCにおける変換量子化回路のVLSI設計(スマートパーソナルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | VLSI Design of Transform and Quantization Units in Scalable Distributed Video Coding |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Distributed Video Coding / Distributed Video Coding |
| キーワード(2)（和/英） | 変換 / transform |
| キーワード(3)（和/英） | 量子化 / quantization |
| キーワード(4)（和/英） | VLSIアーキテクチャ / VLSI architecture |
| 第 1 著者 氏名（和/英） | 田中 鳴海 / NARUMI Tanaka |
| 第 1 著者 所属（和/英） | 大阪大学情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 2 著者 氏名（和/英） | 岡田 雅司 / MASASHI Okada |
| 第 2 著者 所属（和/英） | 大阪大学情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 3 著者 氏名（和/英） | 迫水 和仁 / KAZUHITO Sakomizu |
| 第 3 著者 所属（和/英） | 大阪大学情報科学研究科:沖電気工業株式会社 Graduate School of Information Science and Technology, Osaka University:Corporate Research & Development Center Oki Electric Industry Co., Ltd. |
| 第 4 著者 氏名（和/英） | 尾上 孝雄 / TAKAO Onoye |
| 第 4 著者 所属（和/英） | 大阪大学情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 発表年月日 | 2013-06-13 |
| 資料番号 | SIS2013-8 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 78 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |