| 講演名 | 2013-06-21 バウンダリスキャンと組み込み再構成可能ハードウェアを用いたSOCのオンラインインターコネクトテスト法(設計/テスト/検証) 加藤 健太郎, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本研究ではバウンダリスキャンと組み込み再構成可能ハードウェアを用いたSOCのオンラインインターコネクトテスト法を提案する.提案法は各コアに予め実装されたバウンダリスキャンと単一の比較的小規模な組み込み再構成可能ハードウェアを用いる.このため従来のセルフチェッキング回路,2重化,3重化法といった冗長回路による高信頼化法などと比較して実装に要する追加オーバヘッドが少ない.またバウンダリスキャンを用いて通常動作と並列にテストを行う事ができ,オンラインBISTのように通常動作を止める必要がない.このためリアルタイム性を要するアプリケーションへの実装に適している.ISCAS 89ベンチマーク回路を用いた評価により,提案法のエラーレイテンシが4.3(ms)となることを確認した.また時分割テストを用いる事により組み込み再構成可能ハードウェアの面積を24%削減できる. |
| 抄録(英) | This paper presents an online Interconnect test of SoC with Boundary Scan Shift and embedded reconfigurable core. The proposed online test architecture consists of functional cores with boundary scan design and a relative small-sized embedded reconfigurable core. The extra area of the proposed online is smaller than conventional self-checking circuits or hardware redundancy approaches. Unlike conventional online BIST approach, the proposed online test does not hinder the functional operation. Therefore it is suitable to the chips for real-time applications. The experiments with ISCAS 89 benchmarks reveal that the error latency 4.3 (ms). The time-multiplexed test strategy reduces 24 % the area of the embedded reconfigurable core. |
| キーワード(和) | SOC / オンラインインターコネクトテスト / バウンダリスキャン / 組み込み再構成可能コア |
| キーワード(英) | SOC / online interconnect test / boundary scan / embedded reconfigurable core |
| 資料番号 | DC2013-14 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2013/6/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | バウンダリスキャンと組み込み再構成可能ハードウェアを用いたSOCのオンラインインターコネクトテスト法(設計/テスト/検証) |
| サブタイトル（和） | |
| タイトル（英） | An Online Interconnect Test of SoC with Boundary Scan Shift and Embedded Reconfigurable Core |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SOC / SOC |
| キーワード(2)（和/英） | オンラインインターコネクトテスト / online interconnect test |
| キーワード(3)（和/英） | バウンダリスキャン / boundary scan |
| キーワード(4)（和/英） | 組み込み再構成可能コア / embedded reconfigurable core |
| 第 1 著者 氏名（和/英） | 加藤 健太郎 / Kentaroh Katoh |
| 第 1 著者 所属（和/英） | 鶴岡工業高等専門学校 Dept. of Electrical Engineering, Tsuruoka National College of Technology |
| 発表年月日 | 2013-06-21 |
| 資料番号 | DC2013-14 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 104 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |