| 講演名 | 2013-06-21 データパス回路の機能的k時間展開モデル生成のためのコントローラ拡大法(設計/テスト/検証) 兒玉 雄佑, 西間木 淳, 増田 哲也, 細川 利典, 藤原 秀雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,LSIの設計生産性の向上とテストコスト削減のため,動作合成においてデータパスのテスト容易化合成が提案されている.提案手法の多くは,コントローラをスキャン設計するなどして,データパスとコントローラを分離して,データパスのテストを行うため,ハードウェアオーバヘッドが大きくなるという欠点がある.一方,データパスとコントローラを分離しない場合,高い故障検出率を達成するのは困難である.この問題を解決するため,データパスのテスト容易な構造に基づいてデータパスを動作させる制御機能をコントローラに付加する拡大法が提案されている.しかしながら,通常の順序回路のテスト生成法を用いた場合,テスト容易化設計の意図通りにテスト生成されず高い故障検出率を達成するのは困難となる.本論文では,データパス回路の"テスト容易化機能的k時間展開モデル"を導入し,コントローラの機能動作とデータパスのテスト容易な構造からデータパス回路のテスト容易化機能的k時間展開モデルを生成するためのコントローラ拡大法を提案する。実験により提案手法の有効性を示す. |
| 抄録(英) | In recent years, various high-level test synthesis methods for Las have been proposed for the improvement in design productivity and test cost reduction. Most of the approaches are to separate a controller and a data path by using scan design, and hence the hardware overhead becomes large. On the other hand, the approach without separation of a controller and a data path usually degrades the testability. To resolve this problem, an approach that augments a controller by adding extra control functions to make a data path easily testable was proposed However, the approach cannot always succeed in generating test sequences with high fault coverage if a general ATPG tool is used without knowing any information of augmented control functions. In this paper, we introduce "easily testable functional k-time expansion models for data paths" and propose a method for augmenting a controller such that easily testable functional k-time expansion models for the data path are generated. Experimental results show the effectiveness of the proposed method. |
| キーワード(和) | 非スキャンテスト / テスト容易化機能的k時間展開モデル / コントローラ拡大 / 順序テスト生成 |
| キーワード(英) | non-scan testing / easily testable functional k-time expansion models / controller augmentation / sequential test generation |
| 資料番号 | DC2013-10 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2013/6/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | データパス回路の機能的k時間展開モデル生成のためのコントローラ拡大法(設計/テスト/検証) |
| サブタイトル（和） | |
| タイトル（英） | A Controller Augmentation Method to Generate Functional k-Time Expansion Models for Data Path Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 非スキャンテスト / non-scan testing |
| キーワード(2)（和/英） | テスト容易化機能的k時間展開モデル / easily testable functional k-time expansion models |
| キーワード(3)（和/英） | コントローラ拡大 / controller augmentation |
| キーワード(4)（和/英） | 順序テスト生成 / sequential test generation |
| 第 1 著者 氏名（和/英） | 兒玉 雄佑 / Yusuke KODAMA |
| 第 1 著者 所属（和/英） | 日本大学大学院生産工学研究科 Graduate School of Industrial Technology, Nihon University |
| 第 2 著者 氏名（和/英） | 西間木 淳 / Jun NISHIMAKI |
| 第 2 著者 所属（和/英） | 日本大学大学院生産工学研究科 Graduate School of Industrial Technology, Nihon University |
| 第 3 著者 氏名（和/英） | 増田 哲也 / Tetuya MASUDA |
| 第 3 著者 所属（和/英） | 日本大学生産工学部 College of Industrial Technology, Nihon University |
| 第 4 著者 氏名（和/英） | 細川 利典 / Toshinori HOSOKAWA |
| 第 4 著者 所属（和/英） | 日本大学生産工学部 College of Industrial Technology, Nihon University |
| 第 5 著者 氏名（和/英） | 藤原 秀雄 / Hideo FUJIWARA |
| 第 5 著者 所属（和/英） | 大阪学院大学情報学部 Faculty of Informatics, Osaka Gakuin University |
| 発表年月日 | 2013-06-21 |
| 資料番号 | DC2013-10 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 104 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |