講演名 2013-07-04
プリンテッド集積回路に向けた積層型論理素子の作製(招待講演,有機ナノ材料・構造制御,デバイス応用,一般)
工藤 一浩, 小寺 勲, 山内 博, 國吉 繁一, 酒井 正俊,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本研究では、活性層および絶縁層に塗布可能材料を用いた積層型論理回路を作製し、その基礎特性を評価した。積層型論理回路は、トップゲート構造のZnO-TFT (nチャネル)の上にゲート電極を共有したボトムゲート構造のTIPS-pentacene TFT (pチャネル)を積層することで作製した。絶縁膜には、塗布可能材料である光硬化型シリコーン樹脂を使用した。作製した素子は、典型的な論理回路動作を示した。この積層型構造は、従来の基板上に平面的に作製した論理回路に比べ、素子表面積の縮小や配線長の短縮、活性層の塗り分けの容易化などの効果が期待できる。
抄録(英) We have demonstrated logic circuit operations of stacked-structure thin film transistor (TFT) circuits using TIPS-pentacene (6,13-Bis(triisopropylsilylethynyl)pentacene) and soluble ZnO as active layers. Bottom-gate-type TIPS-pentacene TFTs, as p-channel transistors, were formed on top-gate-type ZnO TFTs with common gate electrodes. For both TFTs, solution-processed silicone-resin layers were used as gate dielectric. The stacked-structure TFT circuit has several advantages such as easiness of active material patterning, compact device area per stage, and the short length of the interconnection as compared with the planar configuration in a conventional logic circuit.
キーワード(和) 積層構造TFT / 論理回路 / シリコーン樹脂 / TIPS-pentacene / ZnO
キーワード(英) Stacked Structure TFT / Logic Circuit / Silicone-resin / TIPS-pentacene / ZnO
資料番号 OME2013-47
発行日

研究会情報
研究会 OME
開催期間 2013/6/27(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Organic Material Electronics (OME)
本文の言語 JPN
タイトル(和) プリンテッド集積回路に向けた積層型論理素子の作製(招待講演,有機ナノ材料・構造制御,デバイス応用,一般)
サブタイトル(和)
タイトル(英) Fabrication of Stacked Logic Circuits for Printed Integrated Circuits
サブタイトル(和)
キーワード(1)(和/英) 積層構造TFT / Stacked Structure TFT
キーワード(2)(和/英) 論理回路 / Logic Circuit
キーワード(3)(和/英) シリコーン樹脂 / Silicone-resin
キーワード(4)(和/英) TIPS-pentacene / TIPS-pentacene
キーワード(5)(和/英) ZnO / ZnO
第 1 著者 氏名(和/英) 工藤 一浩 / Kazuhiro KUDO
第 1 著者 所属(和/英) 千葉大学大学院工学研究科
Graduate School of Engineering, Chiba University
第 2 著者 氏名(和/英) 小寺 勲 / Isao KODERA
第 2 著者 所属(和/英) 千葉大学大学院工学研究科
Graduate School of Engineering, Chiba University
第 3 著者 氏名(和/英) 山内 博 / Hiroshi YAMAUCHI
第 3 著者 所属(和/英) 千葉大学大学院工学研究科
Graduate School of Engineering, Chiba University
第 4 著者 氏名(和/英) 國吉 繁一 / Shigekazu KUNIYOSHI
第 4 著者 所属(和/英) 千葉大学大学院工学研究科
Graduate School of Engineering, Chiba University
第 5 著者 氏名(和/英) 酒井 正俊 / Masatoshi SAKAI
第 5 著者 所属(和/英) 千葉大学大学院工学研究科
Graduate School of Engineering, Chiba University
発表年月日 2013-07-04
資料番号 OME2013-47
巻番号(vol) vol.113
号番号(no) 115
ページ範囲 pp.-
ページ数 6
発行日