| 講演名 | 2013-07-11 面積および遅延を削減したインデックス生成関数の構成法について(システムと信号処理及び一般) 松永 裕介, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | インデックス生成関数とは,与えられた入力ベクタが既に登録されたものであるかを調べ,もしも登録されていた場合にはそのインデックス番号を返す多値論理関数である.インデックス生成関数の応答時間が重要な場合には,専用のハードウェアを用いた実現方法が用いられる.本稿では,従来手法では連続した2回のメモリアクセスを必要としてのに対して,1回のメモリアクセスで結果を出力するインデックス生成関数の実現方法について述べる.本手法は総メモリ量の面においても従来手法よりも効率的である. |
| 抄録(英) | The index generation function is a multi-valued logic function which checks if the given input vector is a registered or not, and returns its index value if the vector is registered. If the latency of the operation is critical, dedicated hardware is used for implementing the index generation functions. This paper proposes a new method implementing the index generation functions, which requires only one memory access while the existing method requires twice. The proposed method also has an advantage for total memory size against to the existing method. |
| キーワード(和) | インデックス生成関数 / 論理合成 |
| キーワード(英) | index generation function / logic synthesis |
| 資料番号 | CAS2013-15,VLD2013-25,SIP2013-45,MSS2013-15 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2013/7/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 面積および遅延を削減したインデックス生成関数の構成法について(システムと信号処理及び一般) |
| サブタイトル（和） | |
| タイトル（英） | An Area and Delay Efficient Implementation of The Index Generation Functions |
| サブタイトル（和） | |
| キーワード(1)（和/英） | インデックス生成関数 / index generation function |
| キーワード(2)（和/英） | 論理合成 / logic synthesis |
| 第 1 著者 氏名（和/英） | 松永 裕介 / Yusuke MATSUNAGA |
| 第 1 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Faculty of Information Science and Electorical Engineering, Kyushu University |
| 発表年月日 | 2013-07-11 |
| 資料番号 | CAS2013-15,VLD2013-25,SIP2013-45,MSS2013-15 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 119 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |