| 講演名 | 2013-07-12 大容量/高速ストレージを実現する3次元相変化メモリ(固体メモリ・媒体,一般) 小林 孝, 木下 勝治, 笹子 佳孝, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 次世代の大容量ストレージ向けに、3次元縦型チェインセル相変化メモリを開発した。本メモリは積層された複数のゲートを一括加工して深孔を形成し、同部に相変化材料と駆動用の縦型トランジスタを配置したチェインセル構造を特徴とする。各チェインはポリSiダイオードにより選択される。本構造によりプロセスステップ数、セルファクタ、及び設計ルールが縮小でき、3次元NANDフラッシュに対し1/5のビットコストを実現できる。加えて、リセット電流の低減と短時間書込みにより、転送速度を1GB/sに増大可能である。今回、4層の縦型チェインセルを試作し、選択動作と100万回の書換えを実証した。 |
| 抄録(英) | A three-dimensional vertical chain-cell-type phase change memory (VCCPCM) for next-generation large-capacity storage was developed. The VCCPCM features formation of memory holes in multi-layered stacked gates by using a single mask and each chain is selected by poly-Si diode. As a result of the configuration, the number of process steps, cell factor, and available design rule were reduced. Consequently, relative bit cost of the VCCPCM compared to 3-D NAND flash memory is reduced to 0.2. In addition, low-current reset operation with short pulse enables programming throughput as high as 1 GB/s. Selective read/write operation and 1 million endurance were confirmed by using 4-layer vertical chain cell. |
| キーワード(和) | ストレージ / 3次元 / チェインセル / 相変化メモリ / 積層ゲート / ポリSiダイオード / ビットコスト / 転送速度 |
| キーワード(英) | Three dimensional / Phase change memory / Storage / Stacked gate / Poly-Si diode / Bit cost / Programming throughput / Chain cell |
| 資料番号 | MR2013-11 |
| 発行日 |
| 研究会情報 | |
| 研究会 | MR |
|---|---|
| 開催期間 | 2013/7/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Magnetic Recording (MR) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 大容量/高速ストレージを実現する3次元相変化メモリ(固体メモリ・媒体,一般) |
| サブタイトル（和） | |
| タイトル（英） | 3-Dimensional Phase Change Memory Enabling High Density and High Speed Storage |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ストレージ / Three dimensional |
| キーワード(2)（和/英） | 3次元 / Phase change memory |
| キーワード(3)（和/英） | チェインセル / Storage |
| キーワード(4)（和/英） | 相変化メモリ / Stacked gate |
| キーワード(5)（和/英） | 積層ゲート / Poly-Si diode |
| キーワード(6)（和/英） | ポリSiダイオード / Bit cost |
| キーワード(7)（和/英） | ビットコスト / Programming throughput |
| キーワード(8)（和/英） | 転送速度 / Chain cell |
| 第 1 著者 氏名（和/英） | 小林 孝 / Takashi KOBAYASHI |
| 第 1 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 2 著者 氏名（和/英） | 木下 勝治 / Masaharu KINOSHITA |
| 第 2 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 3 著者 氏名（和/英） | 笹子 佳孝 / Yoshitaka SASAGO |
| 第 3 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 発表年月日 | 2013-07-12 |
| 資料番号 | MR2013-11 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 127 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |