| 講演名 | 2013-07-22 10kA/cm^2プロセスを用いた2-bitビットスライス・アダーの設計と評価(信号処理基盤技術及びその応用,一般) 高田 賢介, 早川 雄飛, 田中 雅光, 藤巻 朗, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 現在、様々な研究機関で単一磁束量子(Single Flux Quantum, SFQ)論理回路を用いたディジタル回路の研究が行われている。その中で、我々はマイクロプロセッサの研究を行っている。これまで実証されたSFQマイクロプロセッサでは、ビットシリアル・アーキテクチャが用いられてきた。そこで、マイクロプロセッサのさらなる性能向上のため、ビットスライス・アーキテクチャの導入を念頭にビットスライス・アダーの設計を行った。本稿では、ビットパラレル、シリアル、スライス・アーキテクチャを紹介し、それらに基づくアダーの性能を演算時間と回路規模から比較し評価した。またビット・スライス幅が2ビットのビットスライス・アダーを設計し、AIST 10kA/cm^2 Nbアドバンストプロセスを用いて試作を行い、高速試験において動作実証に成功したので報告する。 |
| 抄録(英) | A large number of researches on designing digital circuits by using SFQ logic circuits have been undertaken extensively. We have been developing SFQ microprocessors. In our demonstrated SFQ microprocessors, bit serial architectures were used. In order to increase the performance of the microprocessors, we have designed a bit-slice adder toward introduction of a bit-slice architecture. In this paper, we present a bit-parallel, serial, and slice architectures, and we compare and evaluate the operating times and circuit sizes of the adders based on these architectures. We also report design of a 2-bit bit-slice adder using AIST 10 kA/cm^2 niobium advanced process, and demonstration of its high-speed operation. |
| キーワード(和) | SFQ論理回路 / 10kA/cm^2プロセス / 2-bitビットスライス・アダー |
| キーワード(英) | SFQ circuit / 10 kA/cm^2 process / 2-bit bit-slice adder |
| 資料番号 | SCE2013-12 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 2013/7/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 10kA/cm^2プロセスを用いた2-bitビットスライス・アダーの設計と評価(信号処理基盤技術及びその応用,一般) |
| サブタイトル（和） | |
| タイトル（英） | Design and Evaluation of the 2-bit Bit-Slice Adder Based on 10kA/cm^2 Process |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SFQ論理回路 / SFQ circuit |
| キーワード(2)（和/英） | 10kA/cm^2プロセス / 10 kA/cm^2 process |
| キーワード(3)（和/英） | 2-bitビットスライス・アダー / 2-bit bit-slice adder |
| 第 1 著者 氏名（和/英） | 高田 賢介 / Kensuke TAKATA |
| 第 1 著者 所属（和/英） | 名古屋大学大学院工学研究科 Department of Quantum Engineering, Nagoya University |
| 第 2 著者 氏名（和/英） | 早川 雄飛 / Yuhi HAYAKAWA |
| 第 2 著者 所属（和/英） | 名古屋大学大学院工学研究科 Department of Quantum Engineering, Nagoya University |
| 第 3 著者 氏名（和/英） | 田中 雅光 / Masamitsu TANAKA |
| 第 3 著者 所属（和/英） | 名古屋大学大学院工学研究科 Department of Quantum Engineering, Nagoya University |
| 第 4 著者 氏名（和/英） | 藤巻 朗 / Akira FUJIMAKI |
| 第 4 著者 所属（和/英） | 名古屋大学大学院工学研究科 Department of Quantum Engineering, Nagoya University |
| 発表年月日 | 2013-07-22 |
| 資料番号 | SCE2013-12 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 149 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |