| 講演名 | 2013-07-11 配線セグメント長を考慮したSOMベースFPGA配置手法(システムと信号処理及び一般) 濱田 哲郎, 尼崎 太樹, 飯田 全広, 久我 守弘, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | FPGA(Field Programmable Gate Array)の設計工程において配置は最も時間を要する処理の一つである.FPGA配置問題に対し従来は焼きなまし法(SA:Simulated Annealing)をベースとした解決が行われていたが,大規模回路を実装する際には処理時間が問題となる.そこで我々の研究グループでは,自己組織化マップ(SOM:Self Organizing feature Maps)を用いた配置手法を提案している.SOMは教師なし学習ニューラルネットワークに分類され,競合と協調により勝者ノードの近傍を繰り返し更新することで学習を行う.近傍関係は出力層のニューロンのネットワークトポロジによって決定する.本稿ではFPGAの接続関係を考慮したSOMの出力層を定義し配置を行う.計算機実験では,マルチセグメントを持つ配線構造,および階層的な配線構造の2種類に対し評価を行う.SAベースのVPRと比較して最大遅延が28%悪化したが,実行時間を平均97%改善することができた.さらにSOMとSAを混成した手法では,VPRと比較して最大遅延を平均4%,実行時間を平均29%改善することがわかった. |
| 抄録(英) | A placement process is one of the heavily computational process in FPGA(Field Programmable Gate Array) design flow. Although nondeterministic algorithms such as SA(Simulated Annealing) algorithm are successful in solving this problem, they are known to be slow. We have been introduced neural network approach which is a Kohonen SOM(Sefl Organizing feature Maps) to FPGA placement. In this paper, we consider FPGA routing structure as output layer of SOM.Two type FPGA structure, which are multi segment based homogeneous and hierarchical fault tolerant structure, are treated. In this evaluation, though critical path delay of SOM only method are 27% slower than original VPR, execution time is 97% improved on average.By contrast, critical path delay of SOM-SA hybrid method are 5% faster than original VPR, execution time is 27% improved on average. |
| キーワード(和) | FPGA配置問題 / 自己組織化マップ / SOM |
| キーワード(英) | FPGA placement / Self-Organizing Maps / SOM |
| 資料番号 | CAS2013-16,VLD2013-26,SIP2013-46,MSS2013-16 |
| 発行日 |
| 研究会情報 | |
| 研究会 | MSS |
|---|---|
| 開催期間 | 2013/7/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Mathematical Systems Science and its applications(MSS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 配線セグメント長を考慮したSOMベースFPGA配置手法(システムと信号処理及び一般) |
| サブタイトル（和） | |
| タイトル（英） | SOM Based FPGA Placement Method Considering Wire Segment Length |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA配置問題 / FPGA placement |
| キーワード(2)（和/英） | 自己組織化マップ / Self-Organizing Maps |
| キーワード(3)（和/英） | SOM / SOM |
| 第 1 著者 氏名（和/英） | 濱田 哲郎 / Tetsuro HAMADA |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 発表年月日 | 2013-07-11 |
| 資料番号 | CAS2013-16,VLD2013-26,SIP2013-46,MSS2013-16 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 121 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |