| 講演名 | 2013-04-12 統計手法を利用した極低電圧SRAM向けセンスアンプタイミング生成回路(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術) 川澄 篤, 武山 泰久, 平林 修, 櫛田 桂一, 橘 文彦, 仁木 祐介, 佐々木 慎一, 矢部 友章, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | SRAMの消費電力を低減させるためには,低電圧動作が有効である.低電圧化に伴ってトランジスタのランダムばらつきの影響が大きくなるため,従来の手法で生成されるセンスアンプ活性化信号のタイミングのばらつきが大きくなり,動作周波数が大幅に劣化してしまう.本稿では統計手法を利用してセンスアンプタイミングを生成するスキームを提案し、さらにそのスキームの回路実装方法も提案する.この回路を使用することにより、タイミングばらつきが従来の4倍改善することをシミュレーションで確認した.さらにアクセスタイムの50%近い改善を測定結果で確認することができた. |
| 抄録(英) | A variation tolerant sense amplifier timing generator which utilizes a statistical method is proposed. The circuit monitors all the bitline delays and generates the worst timing from the delay distribution. The proposed timing generators have been implemented in 28nm and 40nm SRAMs. The 47% access time reduction has been confirmed in measured results. |
| キーワード(和) | SRAM / センスアンプ(SA) / タイミング生成 / ランダムばらつき / 統計 |
| キーワード(英) | SRAM / Sense Amplifier(SA) / Timing Generation / Random Variation / Statistics |
| 資料番号 | ICD2013-18 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2013/4/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 統計手法を利用した極低電圧SRAM向けセンスアンプタイミング生成回路(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術) |
| サブタイトル（和） | |
| タイトル（英） | A Sense-Amplifier-Timing-Generating Circuit Utilizing a Statistical Method for Ultra Low Voltage SRAMs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SRAM / SRAM |
| キーワード(2)（和/英） | センスアンプ(SA) / Sense Amplifier(SA) |
| キーワード(3)（和/英） | タイミング生成 / Timing Generation |
| キーワード(4)（和/英） | ランダムばらつき / Random Variation |
| キーワード(5)（和/英） | 統計 / Statistics |
| 第 1 著者 氏名（和/英） | 川澄 篤 / Atsushi KAWASUMI |
| 第 1 著者 所属（和/英） | 株式会社東芝セミコンダクター社 Toshiba Corporation Semiconductor and Storage Products Company |
| 第 2 著者 氏名（和/英） | 武山 泰久 / Yasuhisa TAKEYAMA |
| 第 2 著者 所属（和/英） | 株式会社東芝セミコンダクター社 Toshiba Corporation Semiconductor and Storage Products Company |
| 第 3 著者 氏名（和/英） | 平林 修 / Osamu HIRABAYASHI |
| 第 3 著者 所属（和/英） | 株式会社東芝セミコンダクター社 Toshiba Corporation Semiconductor and Storage Products Company |
| 第 4 著者 氏名（和/英） | 櫛田 桂一 / Keiichi KUSHIDA |
| 第 4 著者 所属（和/英） | 株式会社東芝セミコンダクター社 Toshiba Corporation Semiconductor and Storage Products Company |
| 第 5 著者 氏名（和/英） | 橘 文彦 / Fumihiko TACHIBANA |
| 第 5 著者 所属（和/英） | 株式会社東芝セミコンダクター社 Toshiba Corporation Semiconductor and Storage Products Company |
| 第 6 著者 氏名（和/英） | 仁木 祐介 / Yusuke NIKI |
| 第 6 著者 所属（和/英） | 株式会社東芝セミコンダクター社 Toshiba Corporation Semiconductor and Storage Products Company |
| 第 7 著者 氏名（和/英） | 佐々木 慎一 / Sinichi SASAKI |
| 第 7 著者 所属（和/英） | 株式会社東芝セミコンダクター社 Toshiba Corporation Semiconductor and Storage Products Company |
| 第 8 著者 氏名（和/英） | 矢部 友章 / Tomoaki YABE |
| 第 8 著者 所属（和/英） | 株式会社東芝セミコンダクター社 Toshiba Corporation Semiconductor and Storage Products Company |
| 発表年月日 | 2013-04-12 |
| 資料番号 | ICD2013-18 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 1 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |