| 講演名 | 2013-04-11 高性能モバイルCPUの低消費電力化を実現する垂直磁化STT-MRAMメモリテクノロジ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術) 藤田 忍, 安部 恵子, 野口 紘希, 野村 久美子, 北川 英二, 下村 尚治, 伊藤 順一, 與田 博明, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | プロセッサは低消費電力で高性能化を要求されているが、ここで問題となっているSRAMキャッシュメモリによるリーク電力増大を解決するため、通常状態が常に電源オフである"ノーマリーオフコンピューティング"を目指して、MRAMキャッシュメモリの開発を進めている。プロセッサの低消費電力化を実現するためには、MRAMのメモリ素子であるMTJの書き込み速度の高速化と低電流化を同時に達成することが課題である。東芝は垂直磁化のMTJを用いることにより、ノーマリオフコンピューティングが実現可能な、高速、低電流で書き込み可能な垂直磁化MTJ技術を開発した。さらに、この新しいMTJを用いて、メモリセルにリークパスの無い(ノーマリオフ型メモリセル)、DRAM/MRAMハイブリッドメモリ(D-MRAM)を新たに提案する。D-MRAMはアクセスの状況に応じて消費電力と動作性能のバランスが最適になるようDRAMモード/MRAMモードが選択される仕組みとなっている。 |
| 抄録(英) | |
| キーワード(和) | MRAM / STT-MRAM / スピン注入 / MTJ / ノーマリーオフコンピューティング / キャッシュメモリ |
| キーワード(英) | Normally-off computer / Cache memory / STT-RAM MRAM / spin transfer torque / MTJ |
| 資料番号 | ICD2013-8 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2013/4/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高性能モバイルCPUの低消費電力化を実現する垂直磁化STT-MRAMメモリテクノロジ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術) |
| サブタイトル（和） | |
| タイトル（英） | Novel Vertical Magnetization STT-MRAM Technologies for Reducing Power of High Performance Mobile Processors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MRAM / Normally-off computer |
| キーワード(2)（和/英） | STT-MRAM / Cache memory |
| キーワード(3)（和/英） | スピン注入 / STT-RAM MRAM |
| キーワード(4)（和/英） | MTJ / spin transfer torque |
| キーワード(5)（和/英） | ノーマリーオフコンピューティング / MTJ |
| キーワード(6)（和/英） | キャッシュメモリ |
| 第 1 著者 氏名（和/英） | 藤田 忍 / Shinobu FUJITA |
| 第 1 著者 所属（和/英） | 株式会社東芝研究開発センター Corporate R&D Center, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 安部 恵子 / Keiko ABE |
| 第 2 著者 所属（和/英） | 株式会社東芝研究開発センター Corporate R&D Center, Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 野口 紘希 / Hiroki NOGUCHI |
| 第 3 著者 所属（和/英） | 株式会社東芝研究開発センター Corporate R&D Center, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 野村 久美子 / KITAGAWA Eiji / |
| 第 4 著者 所属（和/英） | 株式会社東芝研究開発センター / Corporate R&D Center, Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 北川 英二 / Naoharu SHIMOMURA |
| 第 5 著者 所属（和/英） | 株式会社東芝研究開発センター Corporate R&D Center, Toshiba Corporation |
| 第 6 著者 氏名（和/英） | 下村 尚治 / Junichi ITO |
| 第 6 著者 所属（和/英） | 株式会社東芝研究開発センター Corporate R&D Center, Toshiba Corporation |
| 第 7 著者 氏名（和/英） | 伊藤 順一 / Hiroaki YODA |
| 第 7 著者 所属（和/英） | 株式会社東芝研究開発センター Center For Semiconductor Research & Development, Toshiba Corporation |
| 第 8 著者 氏名（和/英） | 與田 博明 |
| 第 8 著者 所属（和/英） | (株)東芝半導体研究開発センター |
| 発表年月日 | 2013-04-11 |
| 資料番号 | ICD2013-8 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 1 |
| ページ範囲 | pp.- |
| ページ数 | 2 |
| 発行日 | |