講演名 | 2013-04-11 32ビット細粒度パワーゲーティングを使った不揮発性混載用1Mb 4T2MTJ STT-RAM : 1.0ns/200psのWake-up/Power-off時間を達成(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術) 遠藤 哲郎, 大澤 隆, 小池 洋紀, 三浦 貞彦, 本庄 弘明, 徳留 圭一, 池田 正二, 羽生 貴弘, 大野 英男, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 不揮発性でありながら書き込み耐性の良いスピン注入型の磁気トンネル接合素子(STT-MTJ)を用いた4T2MTJのメモリセルによる1Mbの高速な混載用メモリを設計・試作した。スタンドバイ電流をなくし、動作電流を極力下げ、かつ高速なアクセス時間とサイクル時間を達成するために32bからなる細粒度パワーゲーティングを適用した。このセルは4個のNFETでその大きささが決まるために、従来のSRAMよりもセルサイズが小さくなるポテンシャルを持ち、実際スケーリングに基づきSTTMTJのスイッチング電流が小さくなることによって、NFETのチャンネル幅をスケーリングできるために25nm-45nm世代以降においてSRAMよりも小さいマクロを実現できる可能性を示した。 |
抄録(英) | A 1Mb embedded memory was designed and fabricated using a cell consisting of four NFETs and two spin-transfer torque magnetic tunnel junctions (STT-MTJs) which is a nonvolatile memory device with excellent write endurance. A 32b fine-grained power gating technique is applied to achieve a fast access/cycle times along with a low standby and operation powers. Since the 4T2MTJ cell size is defined by its four NFETs with the two MTJs put on them, the cell has a potential to become smaller than the SRAM cell. It was shown that the 4T2MTJ STT-RAM macro can be smaller than the SRAM counterpart by scaling the technology to 25nm-45nm and beyond, depending on its scaling scenarios, due to the MTJ switching current reduction by the scaling. |
キーワード(和) | STT-MTJ / STT-RAM / パワーゲーティング / スタティックノイズマージン(SNM) |
キーワード(英) | STT-MTJ / STT-RAM / Power Gating / Static Noise Margin(SNM) |
資料番号 | ICD2013-6 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2013/4/4(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 32ビット細粒度パワーゲーティングを使った不揮発性混載用1Mb 4T2MTJ STT-RAM : 1.0ns/200psのWake-up/Power-off時間を達成(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術) |
サブタイトル(和) | |
タイトル(英) | 1Mb 4T-2MTJ Nonvolatile STT-RAM for Embedded Memories Using 32b Fine-Gained Power Gating Technique : Achieves 1.0ns/200ps Wake-Up/Power-Off Times |
サブタイトル(和) | |
キーワード(1)(和/英) | STT-MTJ / STT-MTJ |
キーワード(2)(和/英) | STT-RAM / STT-RAM |
キーワード(3)(和/英) | パワーゲーティング / Power Gating |
キーワード(4)(和/英) | スタティックノイズマージン(SNM) / Static Noise Margin(SNM) |
第 1 著者 氏名(和/英) | 遠藤 哲郎 / Tetsuo ENDOH |
第 1 著者 所属(和/英) | 東北大学大学院工学研究:東北大学省エネルギー・スピントロニクス集積化システムセンター:東北大学国際集積エレクトロニクス研究開発センター Graduate School of Engineering, Tohoku University:Center for Spintronics Integrated Systems, Tohoku University:Center for Innovative Integrated Electronic Systems, Tohoku University |
第 2 著者 氏名(和/英) | 大澤 隆 / Takashi OHSAWA |
第 2 著者 所属(和/英) | 東北大学省エネルギー・スピントロニクス集積化システムセンター Center for Spintronics Integrated Systems, Tohoku University |
第 3 著者 氏名(和/英) | 小池 洋紀 / Hiroki KOIKE |
第 3 著者 所属(和/英) | 東北大学省エネルギー・スピントロニクス集積化システムセンター Center for Spintronics Integrated Systems, Tohoku University |
第 4 著者 氏名(和/英) | 三浦 貞彦 / Sadahiko MIURA |
第 4 著者 所属(和/英) | 日本電気株式会社グリーンプラットフォーム研究所 Green Platform Laboratories, NEC Corporation |
第 5 著者 氏名(和/英) | 本庄 弘明 / Hiroaki HONJO |
第 5 著者 所属(和/英) | 日本電気株式会社グリーンプラットフォーム研究所 Green Platform Laboratories, NEC Corporation |
第 6 著者 氏名(和/英) | 徳留 圭一 / Keiichi TOKUTOME |
第 6 著者 所属(和/英) | 日本電気株式会社グリーンプラットフォーム研究所 Green Platform Laboratories, NEC Corporation |
第 7 著者 氏名(和/英) | 池田 正二 / Shoji IKEDA |
第 7 著者 所属(和/英) | 東北大学省エネルギー・スピントロニクス集積化システムセンター:東北大学電気通信研究所 Center for Spintronics Integrated Systems, Tohoku University:Research Institute of Electrical Communication, Tohoku University |
第 8 著者 氏名(和/英) | 羽生 貴弘 / Takahiro HANYU |
第 8 著者 所属(和/英) | 東北大学省エネルギー・スピントロニクス集積化システムセンター:東北大学電気通信研究所 Center for Spintronics Integrated Systems, Tohoku University:Research Institute of Electrical Communication, Tohoku University |
第 9 著者 氏名(和/英) | 大野 英男 / Hideo OHNO |
第 9 著者 所属(和/英) | 東北大学省エネルギー・スピントロニクス集積化システムセンター:東北大学電気通信研究所 Center for Spintronics Integrated Systems, Tohoku University:Research Institute of Electrical Communication, Tohoku University |
発表年月日 | 2013-04-11 |
資料番号 | ICD2013-6 |
巻番号(vol) | vol.113 |
号番号(no) | 1 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |