| 講演名 | 2013-05-21 Kintex-7 FPGA上のPhysical Unclonable Functionの特性評価(FPGA応用(2),リコンフィギャラブルシステム,一般) 堀 洋平, 片下 敏宏, 古原 和邦, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 28-nmプロセスFPGA上におけるPhysical Unclonable Function(PUF)の入出力特性を評価する.PUFは製造ばらつきを利用してデバイスに固有の出力を得る回路であり,同一の回路構成情報から構築されたPUFであっても,入出力特性が異なるという特徴を有する.しかし,半導体プロセスの微細化やばらつき抑制技術の開発が進められる中,最先端プロセスにおいてもPUFを実現可能であるかは不明である.これまで,40nm以上のプロセスで製造されたPUFについて報告されているが,それより小さいプロセスでのPUFは筆者らの知る限り研究されていない.そこで本研究では,10枚のSASEBO-GIII上の28-nmプロセスFPGA(Kintex-7)上にArbiter PUF(APUF)と疑似線形フィードバックPUF(Pseudo-LFSR PUF)を構築し,同一デバイス内の出力の再現性や,異なるデバイス間の出力の差異性等の特性を評価する. |
| 抄録(英) | The challenge-response properties of Physical Unclonable Functions (PUFs) on 28-nm process FPGA on the ten SASEBO-GIII boards are studied. PUF is a circuit that generates device-specific IDs by extracting the device variation. Even if PUFs are generated from the same configuration data, no device will generate the same ID from the same input owing to the device variation. However, it is unknown whether PUF is realizable using the state-of-the-art process since the technology of miniaturization and variation control of devices is advancing day by day. While there have been lots of reports on the PUFs using 40-nm and larger process devices, no study has dealt with smaller devices so far. To the best of authors' knowledge, this is the first report on the PUF on the 28-nm process FPGAs. In this paper, the infra-device reproducibility, inter-device uniqueness and other properties are evaluated and the feasibility of PUFs on 28-nm FPGA is discussed. |
| キーワード(和) | Physical Unclonable Function(PUF) / Arbiter PUF / Pseudo-LFSR PUF(PL-PUF) / SASEBO-GIII / Kintex-7 FPGA / 性能評価 |
| キーワード(英) | Physical Unclonable Function(PUF) / Arbiter PUF / Pseudo-LFSR PUF(PL-PUF) / SASEBO-GIII / Kintex-7 / performance evaluation |
| 資料番号 | RECONF2013-17 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2013/5/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Kintex-7 FPGA上のPhysical Unclonable Functionの特性評価(FPGA応用(2),リコンフィギャラブルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | Performance Evaluation of Physical Unclonable Functions on Kintex-7 FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Physical Unclonable Function(PUF) / Physical Unclonable Function(PUF) |
| キーワード(2)（和/英） | Arbiter PUF / Arbiter PUF |
| キーワード(3)（和/英） | Pseudo-LFSR PUF(PL-PUF) / Pseudo-LFSR PUF(PL-PUF) |
| キーワード(4)（和/英） | SASEBO-GIII / SASEBO-GIII |
| キーワード(5)（和/英） | Kintex-7 FPGA / Kintex-7 |
| キーワード(6)（和/英） | 性能評価 / performance evaluation |
| 第 1 著者 氏名（和/英） | 堀 洋平 / Yohei HORI |
| 第 1 著者 所属（和/英） | 独立行政法人産業技術総合研究所セキュアシステム研究部門 Research Institute for Secure Systems(RISEC), National Institute of Advanced Industrial Science and Technology(AIST) |
| 第 2 著者 氏名（和/英） | 片下 敏宏 / Toshihiro KATASHITA |
| 第 2 著者 所属（和/英） | 独立行政法人産業技術総合研究所セキュアシステム研究部門 Research Institute for Secure Systems(RISEC), National Institute of Advanced Industrial Science and Technology(AIST) |
| 第 3 著者 氏名（和/英） | 古原 和邦 / Kazukuni KOBARA |
| 第 3 著者 所属（和/英） | 独立行政法人産業技術総合研究所セキュアシステム研究部門 Research Institute for Secure Systems(RISEC), National Institute of Advanced Industrial Science and Technology(AIST) |
| 発表年月日 | 2013-05-21 |
| 資料番号 | RECONF2013-17 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 52 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |