| 講演名 | 2013-05-21 故障耐性をもつFPGA-IPコアの提案(開発環境と性能評価,リコンフィギャラブルシステム,一般) 尼崎 太樹, 井上 万輝, 趙 謙, 飯田 全広, 久我 守弘, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文ではシステム二LSIに搭載するFPGA-IPコアを対象に,物理故障に対し耐故障性をもつFPGAアーキテクチャの提案を行う.本提案IPコアは(1)設計用途に応じたスケーラビリティをもち,(2)アーキテクチャレベルで故障回避を行う点を特徴としている.提案FPGA-IPコアは複数のタイルアレイ領域に分割される.タイルアレイは通常のFPGAと同様のタイルおよび故障回避用のスペアタイルで構成される.ひとたび故障を検出すると,タイルアレイ内にて列単位で回路構成情報をシフトし故障回避を行う.様々なタイルアレイサイズにおいて回路性能と故障耐性に関する評価を行った結果,タイル総数の1%までの故障に対し約90%の故障回避成功率が得られることがわかった.この際,通常のFPGAと比較した場合の性能低下は面積で2.2倍,速度で1.3倍に抑えることができた. |
| 抄録(英) | In this paper, we propose fault-tolerant FPGA -IP cores for system LSI. Unlike discrete FPGAs, in which the integration scale can be made relatively large, programmable IP cores must correspond to arrays of various sizes. The key features of our architectures are regular tile structure, spare modules and bypass wires for fault avoidance, and configuration mechanism for single-cycle reconfiguration. We also develop routing tools, namely Easy Router for proposed architecture. This tool can handle various array sizes corresponding to developed programmable IP cores. In this evaluation, we compared the performances of conventional FPGA and the proposed fault-tolerant FPGA architectures. On average, our architectures have less than 2.2 times the area and 1.3 times the delay compared with conventional FPGA architectures. At the same time, conventional FPGAs cannot tolerate faults, whereas our architectures perform with a 90% success rate in fault avoidance for a ratio of faulty tiles of 1%. |
| キーワード(和) | FPGA-IPコア |
| キーワード(英) | FPGA-IP core |
| 資料番号 | RECONF2013-13 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2013/5/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 故障耐性をもつFPGA-IPコアの提案(開発環境と性能評価,リコンフィギャラブルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | A defect-robust FPGA-IP core architecture |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA-IPコア / FPGA-IP core |
| 第 1 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 井上 万輝 / Kazuki INOUE |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 趙 謙 / Qian ZHAO |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 6 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 6 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 発表年月日 | 2013-05-21 |
| 資料番号 | RECONF2013-13 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 52 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |