| 講演名 | 2013-05-21 高速シリアル通信を用いたFPGAベースASICエミュレータの設計と評価(開発環境と性能評価,リコンフィギャラブルシステム,一般) 宇田 貴重, 久我 守弘, 尼崎 太樹, 飯田 全広, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,専用回路であるASICは回路規模の増加に伴う開発期間の長期化が大きな問題となっている.中でも検証は開発期間の多くを占めており,検証期間の短縮が重要な課題である.現在,最も高速な検証手法はFPGAを利用したASICエミュレータである.しかし,現在の商用FPGAベースASICエミュレータは大規模回路を搭載する際に,回路分割が必要となり,エミュレーション周波数が著しく低下する.現在,数億ASICゲート数以上の回路規模が搭載可能で10MHz以上のエミュレーション周波数を超える商用FPGAベースエミュレータは存在しない.本稿ではFPGA間のデータ通信に高速シリアル通信を用いることにより上記の性能を備えるFPGAベースASICエミュレータを提案する.単体FPGAにおいて高速シリアル通信のループバック接続テストにより,実際にエミュレーション可能な回路規模とエミュレーション周波数について議論する. |
| 抄録(英) | Recently, development period of ASIC is longer becouse of the increase in circuit scale. Verification process accounts for a lot of development time among them, so shortening the verification period is desired. Currently, commercial FPGA-based ASIC emulator requires a cicuit partitioning when emulating a large-scale circuit. And it's emulation frequency is remarkably reduced. Currently, commercial FPGA-based emulator does not exist that more than emulation frequency of 10MHz or more and circuit scale of several hundreds of million ASIC gates have can be emulated. Therefore, this paper proposes the FPGA-based ASIC emulator that has the performance of the above by using a high-speed serial communication for data communication between the FPGAs. We discuss the feasible emulation frequency and circuit scale by the loop-back connection test of high-speed serial communication in a single FPGA. |
| キーワード(和) | ASICエミュレータ / FPGA / 高速シリアル通信 / 回路分割 |
| キーワード(英) | ASIC emulator / FPGA / High-speed Serial Communication / circuit partitioning |
| 資料番号 | RECONF2013-10 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2013/5/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高速シリアル通信を用いたFPGAベースASICエミュレータの設計と評価(開発環境と性能評価,リコンフィギャラブルシステム,一般) |
| サブタイトル（和） | |
| タイトル（英） | Design and Evaluation of FPGA-based ASIC Emulator using High-speed Serial Communication |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ASICエミュレータ / ASIC emulator |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | 高速シリアル通信 / High-speed Serial Communication |
| キーワード(4)（和/英） | 回路分割 / circuit partitioning |
| 第 1 著者 氏名（和/英） | 宇田 貴重 / Takashige UDA |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 発表年月日 | 2013-05-21 |
| 資料番号 | RECONF2013-10 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 52 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |